跳到主要内容
51上TOP
知识库
知识闪卡
院校数据库
竞赛中心
经验分享
串口助手
工具箱
搜索
51上TOP
栏目
知识库
知识闪卡
院校数据库
竞赛中心
经验分享
串口助手
工具箱
工具箱 / 分类
全部工具
电路与模拟
信号与 DSP
数字系统
半导体与器件
FPGA / Verilog
常用计算
器件、线材与 PCB
接口预算
单位与速查
嵌入式与编程
首页
/
工具箱
/
FPGA / Verilog
FPGA
TOOLS / FPGA
FPGA / Verilog
流水、FIFO、AXI 和线性数据通路的规划估算。
AC
电路与模拟
13 项工具
↗
DSP
信号与 DSP
11 项工具
↗
DIG
数字系统
4 项工具
↗
SEM
半导体与器件
5 项工具
↗
FPGA
FPGA / Verilog
5 项工具
↗
BASE
常用计算
4 项工具
↗
ID
器件、线材与 PCB
7 项工具
↗
BUS
接口预算
3 项工具
↗
REF
单位与速查
4 项工具
↗
EMB
嵌入式与编程
17 项工具
↗
工具方向
电路与模拟
信号与 DSP
数字系统
半导体与器件
FPGA / Verilog
常用计算
器件、线材与 PCB
接口预算
单位与速查
嵌入式与编程
Pipeline 性能分析器
用时钟、流水级数、II 和数据量估算延迟与稳态吞吐率。
流水线时序
↗
FIFO 深度分析器
按生产速率、消费者不可用窗口、突发和安全裕量估算容量规划下界。
容量规划
↗
FPGA 性能预算器
综合计算并行度、II、存储带宽和接口带宽的系统瓶颈。
吞吐瓶颈
↗
AXI-Stream 带宽估算器
按握手率、数据宽度和包长估算有效吞吐,不替代协议验证。
READY / VALID
↗
线性数据通路分析器
分析单时钟阶段链的吞吐、延迟、位率和瓶颈阶段。
阶段链规划
↗