01 / 30 秒回忆
线性数据通路由多个有序阶段组成，每阶段可能改变位宽、延迟和吞吐。分析时要同时追踪数据量、位率、阶段 II 和最长延迟。
TOOLS / FPGA
线性数据通路分析器
分析单时钟阶段链的吞吐、延迟、位率和瓶颈阶段。
快速理解
如何使用「线性数据通路分析器」
3 步指南 +
快速理解
如何使用「线性数据通路分析器」
- 填写参数按照字段说明输入数值、单位或本地文件；不确定时先阅读输入提示。
- 执行计算点击“计算”，结果区会显示关键数值、公式、单位和模型提醒。
- 判断边界结合假设与限制确认结果是否适合当前问题，不把前期估算当成仿真、综合或实测。
输入
参数
输出
计算结果
正在加载当前工具…
计算结果会显示在这里。
数据通路结论吞吐 / 批次 / 位宽
- 全链路吞吐
- —
- 瓶颈阶段
- —
- 批次延迟
- —
- 阶段总延迟
- —
- 批次周期（估算 / 可执行）
- —
- 链路位率
- —
- 瓶颈吞吐
- —
- 阶段数量
- —
- 边界位宽
- —
阶段明细II / 并行度 / 位宽
知识回忆
概念速记
概念、关系和工程边界。
02 / 核心关系
稳态吞吐由最慢阶段或最窄链路决定；有限批次时间约为填充延迟加上按 II 输出的持续时间，位宽变化会改变链路位率。
03 / 使用判断
先逐行核对阶段名、延迟、II、并行度和输入输出位宽，再定位瓶颈；位宽缩减要和量化误差一起评估。
常见误区
只相加各阶段延迟来代表吞吐，或忽略阶段之间的位宽不一致、并行度和接口链路限制。
工程提醒
这是结构级规划，不包含综合、布线、缓存和控制逻辑；真实设计还要用时序报告和数据一致性测试闭环验证。
公式计算依据
- 稳态吞吐由最慢阶段或最窄链路决定；有限批次时间约为填充延迟加上按 II 输出的持续时间，位宽变化会改变链路位率。
边界假设与限制
- 这是结构级规划，不包含综合、布线、缓存和控制逻辑；真实设计还要用时序报告和数据一致性测试闭环验证。