51上TOP搜索

51上TOP

栏目

工具箱 / 分类

全部工具电路与模拟信号与 DSP数字系统半导体与器件FPGA / Verilog常用计算器件、线材与 PCB接口预算单位与速查嵌入式与编程

TOOLS / 器件

PN 结耗尽层分析器

计算突变同质 PN 结内建电势、耗尽宽度和最大电场。

浏览器本地计算耗尽层近似

快速理解

如何使用「PN 结耗尽层分析器」

3 步指南 +
  1. 填写参数按照字段说明输入数值、单位或本地文件；不确定时先阅读输入提示。
  2. 执行计算点击“计算”，结果区会显示关键数值、公式、单位和模型提醒。
  3. 判断边界结合假设与限制确认结果是否适合当前问题，不把前期估算当成仿真、综合或实测。

输入

参数

A
掺杂条件
m⁻³
P 侧受主浓度；必须高于本征浓度 ni
m⁻³
N 侧施主浓度；必须高于本征浓度 ni
m⁻³
与 NA、ND 使用同一单位；用于内建电势对数项
材料参数
K
用于热电压 VT = kT/q；当前为均匀温度模型
半导体相对介电常数；硅在室温附近可取 11.7
eV
仅用于能带剖面幅度，不由 ni 自动推导
偏置条件
V
VA > 0 为正向偏置，VA < 0 为反向偏置；必须满足 VA < Vbi

数值工具会先更新本地预览；点击“计算”后才写入当前地址。

输出

计算结果

B
正在加载当前工具…
计算结果会显示在这里。

本机操作

计算在当前浏览器完成，不上传参数。

更多操作

知识回忆

概念速记

NOTE

概念、关系和工程边界。

01 / 30 秒回忆

PN 结耗尽层来自载流子扩散后留下的固定离子电荷。内建电势、耗尽宽度和电场由掺杂、介电常数与外加偏压共同决定。

02 / 核心关系

突变结近似下 Vbi=(kT/q)ln(NaNd/ni²)；耗尽宽度和最大电场随掺杂与反偏变化，正向偏压会缩小势垒和耗尽层。

03 / 使用判断

先确认温度、掺杂和偏压符号，再观察内建电势、宽度和峰值电场的变化趋势；反偏击穿不在简单耗尽近似内。

常见误区

把内建电势当成外部可直接测到的电压，或忽略电荷中性导致的两侧耗尽宽度不相等。

工程提醒

模型忽略复合、深能级、隧穿和高注入效应；器件设计需要结合击穿、结电容、漏电和工艺参数。

公式计算依据
  • 突变结近似下 Vbi=(kT/q)ln(NaNd/ni²)；耗尽宽度和最大电场随掺杂与反偏变化，正向偏压会缩小势垒和耗尽层。
边界假设与限制
  • 模型忽略复合、深能级、隧穿和高注入效应；器件设计需要结合击穿、结电容、漏电和工艺参数。