射频 CMOS 设计面试题库

使用方式

题型范围：名词解释、简答题、概念辨析和工程判断；回答优先准备 30 秒版本。

回答射频 CMOS 设计问题时，建议按“系统位置—小信号/大信号模型—指标公式—实现和验证”的顺序组织。题库只保留可迁移的射频电路知识，不保留个人、机构、地点、联系方式或日期。

一、收发机与指标分解

1. 射频接收机的基本链路如何划分？

问题意图：检查能否从系统层面分配指标。

30 秒回答：典型接收机由天线接口、滤波/开关、低噪声放大器、混频器、本振、基带或中频放大与滤波、模数转换组成。前端主要决定噪声系数、线性度和阻塞能力，后级负责增益、选择性和解调；架构选择要结合频段、带宽、功耗和集成度。

展开逻辑：零中频结构省去中频滤波器但有直流偏置、偶次失真和 I/Q 失配问题；低中频结构可减轻直流问题，但会引入镜像抑制和额外功耗。级间增益和噪声预算应先于晶体管尺寸优化。

常见追问：为什么第一级通常优先设计 LNA？

易错点：只按模块名称罗列，不说明指标如何在级间传递。

2. 射频发射机需要关注哪些核心指标？

问题意图：检查功率链路和频谱约束。

30 秒回答：发射机通常关注输出功率、功率附加效率、线性度、带内误差、带外泄漏、相位噪声、频率准确度和负载适应能力。功放决定大部分功耗和线性度，混频与本振决定频谱纯度，输出匹配和封装决定功率能否有效送到负载。

展开逻辑：高效率功放常牺牲线性度，需要数字预失真、功率回退或线性化。输出功率应在规定谐波、压缩点和可靠性条件下定义，而不是只看瞬时峰值。

常见追问：为什么功放的峰值输出功率不能代表调制信号下的可用功率？

易错点：只报 1 dB 压缩点，不说明效率、带外和长期可靠性。

3. Friis 公式如何用于级联噪声分析？

问题意图：检查噪声系数预算。

30 秒回答：多级级联的总噪声因子满足 $F_{\mathrm{total}}=F_1+\frac{(F_2-1)}{G_1}+\frac{(F_3-1)}{\left(G_1{G}_2\right)}+\dots$，其中增益用线性量表示。公式说明第一级的噪声和增益最重要，所以前端要低噪声且提供足够增益，同时不能牺牲线性度和稳定性。

展开逻辑：噪声因子必须在指定源阻抗、温度和带宽下定义。衰减器在级联中同时降低信号和增加噪声，位于前端时影响尤其严重。

常见追问：如果第一级增益很高，后级是否可以完全不用关心噪声？

易错点：直接把 dB 数值代入 Friis 公式，或忽略级间损耗。

4. IIP3、1 dB 压缩点和动态范围分别反映什么？

问题意图：检查小信号线性与大信号压缩的区别。

30 秒回答：IIP3 通过双音三阶互调外推，反映弱非线性下的线性度；1 dB 压缩点描述增益相对小信号值下降 1 dB 的大信号工作点；动态范围是满足噪声底和失真约束的输入范围。三者相关但不等价，必须说明测试信号和外推条件。

展开逻辑：三阶互调产物随输入功率以三倍斜率增长，外推交点不是真实可达到的功率。级联线性度通常由低增益或高失真级限制，需结合系统增益和阻塞规格分析。

常见追问：为什么提高偏置电流可能同时改善 IIP3 和噪声，却增加功耗？

易错点：把 OIP3 当成输入线性度，或把压缩点当成互调交点。

二、低噪声放大器与匹配

5. LNA 的设计目标和典型共源级拓扑是什么？

问题意图：检查前端放大器的基本权衡。

30 秒回答：LNA 要在目标频段提供足够增益和低噪声，同时保持输入匹配、线性度、稳定性和低功耗。典型共源级通过源极电感、栅极电感或变压器实现噪声匹配与功率匹配，级联管或共栅结构可提高隔离和增益。

展开逻辑：最小噪声阻抗与共轭匹配阻抗一般不完全相同，需要在噪声、增益和反射之间折中。源极退化还能改善输入阻抗实部，但会引入带宽和线性度权衡。

常见追问：为什么源极电感可以帮助实现 50 欧姆输入匹配？

易错点：认为输入匹配点天然就是最小噪声点。

6. LNA 的噪声来源有哪些？如何降低？

问题意图：检查器件级噪声模型。

30 秒回答：主要噪声包括沟道热噪声、栅极诱导噪声、闪烁噪声、金属和电阻热噪声以及偏置源噪声。可通过合适偏置、器件尺寸、源退化、低损耗匹配网络和合理版图降低输入等效噪声；但增大器件并不总是有利，因为栅电容和相关噪声会增加。

展开逻辑：射频频段通常热噪声占主导，但低中频或零中频还要关注闪烁噪声上变频。噪声圆图可用于在给定频率下选择源阻抗，但模型精度取决于工艺和版图寄生。

常见追问：为什么提高 LNA 增益通常能降低系统噪声系数？

易错点：只看晶体管 $\mathrm{gm}$，忽略匹配网络和电阻的噪声贡献。

7. 稳定性因子 K 和 μ 有什么用途？

问题意图：检查射频两端口稳定性判断。

30 秒回答：稳定性因子用于判断两端口在不同源、负载阻抗下是否可能振荡。常用 Rollett 因子 K 与行列式 $\Delta$ 联合判断无条件稳定；μ 因子则提供更直接的稳定裕量。设计中应检查整个频段、偏置范围和版图后寄生，而不是只看中心频点。

展开逻辑：若电路条件不满足无条件稳定，可用串联电阻、反馈、源极退化或吸收网络增加稳定性，但会损失增益、噪声或效率。还要防止低频、谐波和封装谐振导致的带外振荡。

常见追问：为什么中心频点稳定不代表芯片一定稳定？

易错点：把 $K>1$ 单独作为所有情况下的充分条件，忽略 $\Delta$ 或测试频段。

8. 射频匹配网络如何在增益、噪声和带宽间折中？

问题意图：检查阻抗变换与品质因数的权衡。

30 秒回答：匹配网络把源和负载阻抗变换到电路期望的工作点。高 Q 网络能提高选择性和峰值增益，但带宽窄且对工艺和负载敏感；低 Q 或多级匹配带宽更宽，却可能增加损耗和面积。LNA 常需在最小噪声阻抗、最大增益和 50 欧姆之间折中。

展开逻辑：应同时考虑片上电感 Q 值、金属损耗、寄生电容、封装和焊盘。宽带设计可用电阻反馈、变压器、分布式结构或多谐振匹配，但需检查噪声和稳定性。

常见追问：为什么片上电感 Q 值会限制射频增益？

易错点：按理想无损 LC 计算，忽略电感串联电阻和衬底损耗。

三、混频器、振荡器与功放

9. 混频器如何实现频率变换？

问题意图：检查乘法、开关和频谱搬移的理解。

30 秒回答：混频器利用输入信号与本振信号的乘法或周期性开关作用产生和频、差频及其谐波分量，再通过滤波选出目标中频或射频。理想乘法器的频率关系是 $f_{\mathrm{out}}=|f_{\mathrm{RF}}\pm f_{\mathrm{LO}}|$，实际还要关注转换增益、噪声、线性度和端口隔离。

展开逻辑：无源开关型混频器功耗低、线性度好但有转换损耗；有源混频器可提供转换增益但噪声和功耗较高。平衡结构可抑制本振泄漏和偶次失真。

常见追问：为什么混频器会产生镜像频率？

易错点：把混频器当作只输出一个差频，忽略高次谐波和滤波。

10. I/Q 接收机的镜像抑制依赖什么？

问题意图：检查正交信号链路。

30 秒回答：I/Q 架构用相差 90 度的本振把信号分解为同相和正交分量，通过复数下变频区分正负频率，因此可以抑制镜像。实际镜像抑制受幅度失配、相位误差、直流偏置和基带滤波器不匹配限制，需要校准或数字补偿。

展开逻辑：相位误差和增益误差都会使正交矢量不再理想，镜像抑制比可由误差量估算。零中频还要处理偶次失真、LO 泄漏和基带 1/f 噪声。

常见追问：如何分别校准 I/Q 增益和相位失配？

易错点：认为使用两个相差 90 度的本振就能自动获得无限镜像抑制。

11. LC 振荡器的起振条件和相位噪声来源是什么？

问题意图：检查反馈振荡器基础。

30 秒回答：起振要求环路在目标频率附近满足相位闭合且小信号环路增益大于 1，稳态后非线性把振幅限制在平衡点。相位噪声来自器件热噪声、闪烁噪声、偏置噪声、谐振腔损耗和电源/衬底耦合；高 Q 谐振器、低噪声偏置和对称版图有助于降低相位噪声。

展开逻辑：交叉耦合结构可提供负阻抵消 LC 损耗。相位噪声与振幅、能量、谐振器 Q 和噪声到相位的转换有关，不能只靠增大偏置解决。

常见追问：为什么尾电流源噪声会转换为差分相位噪声？

易错点：把起振条件等同于稳态输出功率条件。

12. VCO 的调谐范围和相位噪声如何折中？

问题意图：检查可调谐振荡器设计。

30 秒回答：VCO 通过变容器件改变谐振腔等效电容，从而调整振荡频率。调谐范围增大通常需要更强的变容或更大的控制电压，但会降低谐振腔 Q、增加非线性和推频敏感性；因此要在频率覆盖、相位噪声、Kvco 和线性度之间折中。

展开逻辑：PLL 环路带宽、控制线噪声和电源耦合都会影响最终输出。应分别检查自由振荡相位噪声、调谐曲线、推拉频和 PVT 角落。

常见追问：为什么 Kvco 过大可能使 PLL 更难稳定？

易错点：只追求调谐范围，不评估 Q、噪声和控制灵敏度。

13. CMOS 功率放大器的效率和线性度为什么冲突？

问题意图：检查大信号器件工作区。

30 秒回答：让晶体管长时间接近开关或饱和边界可提高效率，但输出电流和电压波形更非线性；保持较大线性工作余量会降低效率。Class A/AB 偏线性，Class E/F 等开关型偏高效率，实际发射机还要结合调制峰均比、线性化和热可靠性选择。

展开逻辑：负载牵引可寻找输出功率、效率和线性度的折中点。低电压 CMOS 还受击穿、电压摆幅和可靠性限制，常使用堆叠、变压器或波形整形。

常见追问：功率回退为什么通常会改善线性度却降低效率？

易错点：把峰值漏极效率当成调制信号下的平均效率。

四、仿真、版图与验证

14. 射频前仿真和后仿真分别解决什么问题？

问题意图：检查设计验证闭环。

30 秒回答：前仿真基于理想或简化寄生的原理图，适合快速验证拓扑、偏置和功能；后仿真把版图寄生、电感 Q、耦合、电阻和电容提取回来，验证实际频率、增益、噪声、稳定性与功耗。射频电路必须把后仿真当作签核依据之一。

展开逻辑：前后仿真差异应按寄生来源分类，如输入焊盘电容、金属电阻、衬底损耗、相邻线耦合和封装模型。必要时进行电磁场与电路协同仿真。

常见追问：为什么后仿真增益峰值会向低频移动？

易错点：只提取数字逻辑寄生，忽略射频电感和关键互连的分布效应。

15. 射频版图有哪些基本对称和隔离原则？

问题意图：检查版图对匹配和噪声的影响。

30 秒回答：差分对、镜像和变压器要保持几何对称，关键器件使用共心、交叉指或相同方向布局；高摆幅、数字时钟、功放和敏感 LNA/VCO 之间要隔离，采用独立电源、地回路、护环和屏蔽。短而连续的射频走线、低损耗金属和合理回流路径同样重要。

展开逻辑：对称只能减小系统误差，不能消除随机失配；寄生提取后还要检查差分不平衡和共模转换。衬底噪声、封装引脚和 ESD 结构应在系统级考虑。

常见追问：为什么护环不能替代所有电源和地隔离？

易错点：只追求器件几何对称，不检查连线、电源和地回路对称。

16. 如何判断一个射频模块是否受寄生反馈影响？

问题意图：检查带外稳定性和耦合排查。

30 秒回答：比较不同版图层、封装和负载模型下的 S 参数、增益峰值、噪声和稳定性；若在非目标频段出现异常增益、负阻或振荡，通常与栅漏电容、金属耦合、衬底回路或电源反馈有关。可通过切断耦合路径、增加阻尼和局部屏蔽验证假设。

展开逻辑：稳定性检查要覆盖低频、目标频段、谐波和高频端。不能仅依赖瞬态仿真，因为小信号 S 参数和谐波平衡更容易发现潜在振荡。

常见追问：为什么射频电路可能在目标频段之外振荡？

易错点：把所有异常波形都归因于仿真收敛问题。

17. PVT、蒙特卡洛和角落仿真分别看什么？

问题意图：检查鲁棒性验证。

30 秒回答：PVT 角落覆盖工艺、供电和温度的系统性变化；蒙特卡洛用于统计器件失配和随机偏差；两者结合可评估频率、增益、噪声、线性度和功耗的分布。关键指标应设定通过率，而不是只挑一条典型曲线。

展开逻辑：偏置、匹配网络和谐振频率通常对 PVT 敏感。蒙特卡洛样本量要与目标置信度和仿真成本匹配，还应区分 process variation 与 mismatch variation。

常见追问：为什么典型角落通过不代表蒙特卡洛通过？

易错点：把工艺角落和失配统计当成同一类变化。

18. 射频测试中去嵌和校准为什么重要？

问题意图：检查测量参考面概念。

30 秒回答：探针、焊盘、走线、封装和连接器会引入额外损耗、相位和反射；去嵌把这些测试夹具影响从测量结果中移除，使数据更接近芯片端口。校准应把参考面移动到已知位置，并用标准结构验证模型的可重复性。

展开逻辑：TRL、SOLT 或基于去嵌结构的方法各有适用条件。去嵌模型不准确会产生非物理增益、负损耗或错误稳定性结论。

常见追问：如何识别去嵌结果出现了非物理现象？

易错点：把仪器端口直接当成芯片端口，或忽略校准结构的加工误差。

19. 射频 CMOS 设计中为什么要做电磁场与电路协同仿真？

问题意图：检查分布参数效应。

30 秒回答：片上电感、变压器、长互连、耦合线和封装在高频下具有明显分布参数，简单集总模型无法准确描述 Q 值、耦合、谐振和损耗。电磁仿真提取 S 参数或等效模型，再与晶体管电路联合仿真，才能预测真实频率响应和功率传输。

展开逻辑：需选择合适端口、边界和金属层，并检查网格、频率范围和模型被动性。提取模型应在不同偏置和终端条件下验证，而不是只拟合一个频点。

常见追问：为什么电感在不同版图邻近环境下 Q 值不同？

易错点：认为版图只影响寄生电容，不影响磁耦合和衬底损耗。

20. LNA 的增益与线性度相互制约时，如何权衡？

问题意图：检查是否理解 LNA 中偏置、跨导、负载和失真机制的取舍。

30 秒回答：先根据系统级阻塞信号和级联指标确定 IIP3/P1dB 的最低要求，再在满足噪声系数和输入匹配的前提下调整器件尺寸、偏置电流和负载网络。提高跨导通常有利于增益和噪声，但可能压缩电压余量、加重非线性或功耗；必要时用源极退化、线性化或可变增益结构换取线性度。

展开逻辑：LNA 设计应同时看 S 参数、噪声、双音互调、压缩点、稳定性和功耗，而不是单独追高增益。源极电感退化可帮助输入匹配并改善线性，但会影响噪声和带宽；偏置点改变时还要检查器件工作区、寄生电容和负载谐振。最终用 PVT、蒙特卡洛和大信号双音仿真验证最坏场景。

常见追问：为什么提高偏置电流后，IIP3 不一定单调改善？

易错点：只比较典型角的增益和噪声，不检查阻塞、大信号和稳定性边界。

五、噪声、线性度与接收机细节

21. 热噪声和闪烁噪声在射频 CMOS 中如何建模？

问题意图：围绕题目[热噪声和闪烁噪声在射频 CMOS 中如何建模？]考查定义、原理、边界条件和工程取舍。

30 秒回答：沟道热噪声主要来自载流子随机运动，通常近似为与跨导和带宽相关的白噪声；闪烁噪声在低频更显著，随频率升高下降，在零中频接收机中可能上变频到基带。设计时要用器件噪声模型、偏置和匹配网络共同估算噪声系数。

展开逻辑：实际噪声还包括栅极诱导噪声、体端噪声、电阻热噪声和偏置源噪声，器件之间可能相关。不能只看晶体管本征噪声，要把源阻抗和级联增益纳入系统噪声预算。

常见追问：为什么增大 MOS 尺寸可能降低热噪声但增加输入电容？

易错点：把 1/f 噪声只归因于低频模块，忽略零中频和直接变频架构。

22. LNA 的噪声匹配和功率匹配为什么通常不相同？

问题意图：围绕题目[LNA 的噪声匹配和功率匹配为什么通常不相同？]考查定义、原理、边界条件和工程取舍。

30 秒回答：最大功率增益要求输入源阻抗与晶体管共轭匹配，而最小噪声要求源阻抗落在噪声圆的最优区域，两者受器件噪声相关性和寄生影响，通常不重合。LNA 要在噪声系数、增益、带宽、线性度和匹配之间折中。

展开逻辑：可通过源退化、共轭匹配或多级网络移动输入阻抗，同时用噪声圆和增益圆观察可行区域。匹配网络损耗会直接恶化噪声系数。

常见追问：为什么在源端串电感有助于噪声匹配？

易错点：把“共轭匹配”当成所有指标的唯一最优点。

23. 共源、共栅和级联 LNA 拓扑各有什么特点？

问题意图：围绕题目[共源、共栅和级联 LNA 拓扑各有什么特点？]考查定义、原理、边界条件和工程取舍。

30 秒回答：共源级电压增益高、噪声性能好但反向隔离有限；共栅级输入阻抗较低、宽带和反向隔离较好，但噪声与增益折中不同；级联结构用上管屏蔽栅漏反馈、提高增益和稳定性，却需要更多电压余量。拓扑选择取决于频段、带宽和供电。

展开逻辑：源退化、变压器耦合和电阻反馈可扩展带宽或改善线性度。比较拓扑时要统一输入匹配、负载和偏置条件。

常见追问：为什么级联 LNA 在低电源电压下可能难以工作？

易错点：只背级联能提高增益，忽略电压裕量和摆幅限制。

24. 源退化电感如何同时影响匹配、噪声和线性度？

问题意图：围绕题目[源退化电感如何同时影响匹配、噪声和线性度？]考查定义、原理、边界条件和工程取舍。

30 秒回答：源退化电感把晶体管跨导转换为频率相关的输入阻抗，可帮助实现实部匹配并改善噪声性能；局部负反馈还能提高线性度和稳定性，但会降低部分增益、增加版图面积并引入电感 Q 值损耗。

展开逻辑：设计要从目标源阻抗反推电感与栅极匹配网络，再检查自谐振频率和电流应力。实际螺旋电感的衬底损耗和寄生电容必须用 EM 模型提取。

常见追问：增大源退化电感一定能提高线性度吗？

易错点：忽略电感频率范围，或把局部反馈对所有指标的影响说成单调改善。

25. 噪声系数、噪声温度和灵敏度如何联系？

问题意图：围绕题目[噪声系数、噪声温度和灵敏度如何联系？]考查定义、原理、边界条件和工程取舍。

30 秒回答：噪声系数是实际输入信噪比与输出信噪比之比，等效噪声温度可写成 $T_e=(F-1)T_0$。系统最小可检测信号还取决于带宽、信道损耗、后级增益和判决门限，因此低噪声系数是必要条件但不是完整灵敏度指标。

展开逻辑：级联系统先算输入等效噪声，再结合链路损耗和所需 SNR 得到灵敏度。零中频还应考虑基带 1/f 噪声和直流泄漏。

常见追问：前端插入一个有损滤波器对系统噪声有什么影响？

易错点：把噪声系数的 dB 值直接相加，或忽略滤波器位于第一级之前。

26. IIP2 为什么在零中频接收机中特别重要？

问题意图：围绕题目[IIP2 为什么在零中频接收机中特别重要？]考查定义、原理、边界条件和工程取舍。

30 秒回答：二阶非线性会产生和频、差频及偶次互调，强阻塞信号经自混频后可能落到基带，形成直流或低频干扰。零中频结构直接处理基带，因此 IIP2、LO 泄漏和偶次失真往往比传统中频架构更关键。

展开逻辑：差分结构可抑制理想偶次项，但器件失配、负载不平衡和版图寄生会恢复 IIP2 问题。应使用双音测试、直流偏置测试和校准观察。

常见追问：为什么差分电路也不保证 IIP2 无限大？

易错点：只测 IIP3，不检查二阶产物落在基带的频率位置。

27. 阻塞条件下如何分配接收机的线性度指标？

问题意图：围绕题目[阻塞条件下如何分配接收机的线性度指标？]考查定义、原理、边界条件和工程取舍。

30 秒回答：根据最大阻塞功率、带外滤波衰减和后级允许的互调/压缩误差，把 IIP3、IIP2、P1dB 和增益逐级分配。前端通常优先保证大信号承受能力，后级在足够增益下避免放大噪声。

展开逻辑：用级联公式估算输入参考的三阶截点，注意每一级增益会放大后级失真贡献。滤波器、开关和混频器的非线性不能从预算中省略。

常见追问：为什么增加 LNA 增益可能改善噪声却恶化阻塞能力？

易错点：用典型小信号增益代替大信号压缩条件下的有效增益。

28. AGC 在 RF 接收机中怎样兼顾动态范围和噪声？

问题意图：围绕题目[AGC 在 RF 接收机中怎样兼顾动态范围和噪声？]考查定义、原理、边界条件和工程取舍。

30 秒回答：自动增益控制根据输入或基带功率调节可变增益，使 ADC 和后级处于合适幅度，避免弱信号被噪声淹没或强信号饱和。环路要考虑检测器线性度、响应时间、稳定性和增益步进噪声。

展开逻辑：前端 LNA 通常不宜频繁大范围调节，否则会影响噪声系数和匹配；可用可变衰减器、可变跨导或数字校准。AGC 的攻击/释放时间要与突发信号和调制包络匹配。

常见追问：为什么 AGC 过快会造成调制信号失真？

易错点：把 AGC 只当作一个理想可变增益模块，不分析控制环。

六、混频器、本振与频率综合

29. 被动混频器和主动混频器如何选择？

问题意图：围绕题目[被动混频器和主动混频器如何选择？]考查定义、原理、边界条件和工程取舍。

30 秒回答：被动混频器通常噪声系数接近转换损耗、线性度和端口隔离较好，但需要较大 LO 驱动且无功率增益；主动混频器能提供转换增益、LO 驱动较小，但功耗、噪声和线性度折中更明显。架构选择取决于链路预算和供电。

展开逻辑：开关型被动混频器关注开关导通电阻、LO 占空比和阻抗；Gilbert 单元则关注跨导、开关对称性和尾电流源。两者都要检查 LO-RF/LO-IF 泄漏。

常见追问：被动混频器为什么会有噪声系数大于 0 dB？

易错点：把无源器件“无增益”误认为“无噪声”。

30. 混频器的转换增益和转换损耗如何定义？

问题意图：围绕题目[混频器的转换增益和转换损耗如何定义？]考查定义、原理、边界条件和工程取舍。

30 秒回答：转换增益是目标 IF 输出功率与 RF 输入功率之比，转换损耗则是其倒数的 dB 表示；计算必须说明 RF、LO、IF 端口的阻抗、功率和频率。压缩、谐波和滤波条件会影响测得数值。

展开逻辑：小信号 S 参数只能描述线性化条件，强 LO 下常用周期稳态或谐波平衡分析。要区分电压增益、功率增益和单边带/双边带定义。

常见追问：为什么不同测试仪器得到的混频器增益可能不同？

易错点：混淆电压比、功率比和 dB 符号。

31. LO 泄漏和自混频如何抑制？

问题意图：围绕题目[LO 泄漏和自混频如何抑制？]考查定义、原理、边界条件和工程取舍。

30 秒回答：LO 泄漏可通过差分对称、隔离级、平衡布局、屏蔽、滤波和校准减小；自混频是 LO 泄漏到 RF/天线后与自身或阻塞信号混合，可能产生直流偏置。零中频系统还需数字去直流和 I/Q 校准。

展开逻辑：寄生电容、基板耦合和电源回路是主要路径。仿真应覆盖端口间 S 参数、版图 EM 和封装，测试时区分直接泄漏与二阶产物。

常见追问：为什么差分结构不能完全消除 LO 泄漏？

易错点：只在原理图中增加隔离，不检查版图和电源耦合。

32. I/Q 失配会怎样破坏镜像抑制？

问题意图：围绕题目[I/Q 失配会怎样破坏镜像抑制？]考查定义、原理、边界条件和工程取舍。

30 秒回答：I、Q 两路幅度不等或相位偏离 90 度时，理想的正交抵消不完全，镜像信号残留，镜像抑制度下降。误差来自混频器、RC/LC 滤波器、布局、工艺和温度，需要幅相校准或数字补偿。

展开逻辑：镜像抑制与幅度误差、相位误差存在定量关系，不能只看某一个支路的增益。测试应分别注入正、负频率或单音，测出镜像与主信号功率。

常见追问：为什么增加滤波器阶数不能完全解决 I/Q 失配？

易错点：把镜像问题全归因于 RF 滤波器，忽略正交链路误差。

33. LC 振荡器的负阻模型怎样解释起振？

问题意图：围绕题目[LC 振荡器的负阻模型怎样解释起振？]考查定义、原理、边界条件和工程取舍。

30 秒回答：交叉耦合对在谐振腔两端提供等效负电阻，起振时其绝对值必须大于谐振腔损耗电阻，振幅增长；稳态后器件非线性使有效负阻降低或限幅，达到能量平衡。谐振频率由等效电感、电容和寄生决定。

展开逻辑：起振裕量、尾电流源噪声、变容管 Q 值和摆幅共同影响相位噪声。低电压设计还要检查晶体管过驱、摆幅和共模范围。

常见追问：为什么起振过强也可能恶化相位噪声或可靠性？

易错点：只写“环路增益大于 1”，不说明负阻与谐振腔损耗的关系。

34. Leeson 模型对相位噪声设计有什么启发？

问题意图：围绕题目[Leeson 模型对相位噪声设计有什么启发？]考查定义、原理、边界条件和工程取舍。

30 秒回答：Leeson 模型表明相位噪声受谐振器 Q 值、振荡功率、器件噪声和频偏影响，偏移越近载波，噪声按更高阶规律恶化。提高 Q、增大有效摆幅、降低器件噪声和避免尾电流调制都可能改善相位噪声。

展开逻辑：模型是近似而非所有振荡器的精确预测，实际还要考虑 AM-PM 转换、闪烁噪声上变频和推频。应在 PVT 和负载变化下看相位噪声积分与抖动。

常见追问：为什么相位噪声积分带宽会改变报告的 RMS 抖动？

易错点：只比较某个偏移点的 dBc/Hz，不说明积分范围和载波功率。

35. VCO 的 $K_{\mathrm{VCO}}$ 非线性如何影响 PLL？

问题意图：检查振荡器调谐曲线与锁相环稳定性。

30 秒回答：$K_{\mathrm{VCO}}$ 是控制电压到振荡频率的局部斜率，非线性会让 PLL 的环路增益、带宽和抖动随锁定频点变化。增益过大放大控制噪声，过小又可能无法覆盖 PVT 偏差。

展开逻辑：应在整个调谐范围提取 $K_{\mathrm{VCO}}$ 曲线，结合电荷泵电流、环路滤波器和分频比评估稳定性，再决定粗调/细调分段和校准策略。

常见追问：为什么同一 PLL 在不同输出频点的锁定时间可能不同？

易错点：用一个典型 $K_{\mathrm{VCO}}$ 数值代表整个调谐范围。

36. 注入拉偏和牵引在振荡器中有什么区别？

问题意图：围绕题目[注入拉偏和牵引在振荡器中有什么区别？]考查定义、原理、边界条件和工程取舍。

30 秒回答：注入锁定是外部信号足够强且频率接近时，振荡器频率和相位被拉到外部信号上；频率牵引则是在未完全锁定时，外部负载或信号使自由振荡频率发生偏移。两者都与耦合强度、Q 值和频差有关。

展开逻辑：测试时扫描注入功率和频率，观察锁定范围、相位噪声和输出功率。版图中邻近振荡器、电源纹波和封装耦合也可能造成非预期注入。

常见追问：提高谐振腔 Q 对锁定范围有什么影响？

易错点：把任何频率偏移都叫作注入锁定。

七、功率放大、版图与验证

37. CMOS 功率放大器的 Class A、B、AB 有何差别？

问题意图：围绕题目[CMOS 功率放大器的 Class A、B、AB 有何差别？]考查定义、原理、边界条件和工程取舍。

30 秒回答：Class A 全周期导通，线性好但静态功耗大；Class B 约半周期导通，理论效率高但交越失真明显；Class AB 介于两者之间，用偏置降低交越失真并保持较好效率。RF PA 还需根据调制峰均比和输出功率选择负载调制与线性化策略。

展开逻辑：实际 CMOS PA 受开关损耗、击穿、电压摆幅和匹配网络 Q 值限制，不能直接使用理想效率。输出功率、EVM、邻道泄漏和热可靠性需联合评估。

常见追问：为什么 Class AB 的效率仍可能低于理论值？

易错点：只背导通角，不说明负载网络和调制信号。

38. 功率放大器的 PAE 怎样计算？

问题意图：围绕题目[功率放大器的 PAE 怎样计算？]考查定义、原理、边界条件和工程取舍。

30 秒回答：功率附加效率 $\mathrm{PAE}=\frac{(\mathrm{Pout}-\mathrm{Pin})}{\mathrm{Pdc}}$，它扣除了驱动功率，适合比较具有不同驱动增益的 PA；漏极效率通常是 $\frac{\mathrm{Pout}}{\mathrm{Pdc}}$。计算时要统一基波功率、直流功率和端口参考面。

展开逻辑：谐波终端、匹配损耗和偏置网络会改变 PAE，输出功率应从负载端校准。低增益 PA 的 PAE 可能显著低于漏极效率。

常见追问：为什么 Pout 增加时 PAE 可能先升后降？

易错点：把 PAE 与漏极效率混用，或用总频谱功率替代基波功率而不说明。

39. 功率放大器的线性度为什么常用 EVM 和 ACPR 评价？

问题意图：围绕题目[功率放大器的线性度为什么常用 EVM 和 ACPR 评价？]考查定义、原理、边界条件和工程取舍。

30 秒回答：调制信号包含多种幅相变化，单音 P1dB 和 IIP3 只能提供局部参考；EVM 衡量符号误差，ACPR/邻道泄漏衡量带外再生，更能反映通信发射机的实际线性度。测试需注明调制格式、带宽、峰均比和平均功率。

展开逻辑：记忆效应、热效应和偏置动态会让不同波形下的线性度不同。数字预失真可改善 ACPR，但会增加采样带宽、功耗和系统复杂度。

常见追问：为什么同一 PA 的 P1dB 达标，EVM 仍可能不达标？

易错点：只用单音结果推断宽带调制性能。

40. 负载牵引和最佳负载阻抗如何使用？

问题意图：围绕题目[负载牵引和最佳负载阻抗如何使用？]考查定义、原理、边界条件和工程取舍。

30 秒回答：负载牵引通过改变负载阻抗，测量或仿真输出功率、增益、效率和线性度随阻抗的变化，从而找到目标指标的最佳区域，再用匹配网络实现该阻抗。最佳功率负载不一定是最佳效率或线性度负载。

展开逻辑：片上 PA 还要考虑变压器和电感损耗、谐波终端、稳定性与电压击穿。负载牵引的参考面和功率等级必须与实际系统一致。

常见追问：为什么低功率和饱和功率对应的最佳负载不同？

易错点：把共轭匹配固定当作功率放大器所有工作点的最优。

41. 射频 CMOS 版图为什么强调共心、交叉和对称？

问题意图：围绕题目[射频 CMOS 版图为什么强调共心、交叉和对称？]考查定义、原理、边界条件和工程取舍。

30 秒回答：共心和交叉布局可降低线性工艺梯度、温度梯度和系统性失配；对称走线保持差分幅相平衡，减少偶次失真、共模转换和振荡风险。它们只能降低系统误差，不能消除随机失配和寄生。

展开逻辑：匹配器件还需相同方向、相同邻近环境、相同触点和金属层。版图完成后应做寄生提取、EM 仿真和敏感度检查。

常见追问：为什么增加 dummy 器件可以改善匹配？

易错点：只检查器件几何中心，不检查电源、地和信号回路。

42. 射频版图中的护环和衬底隔离怎样工作？

问题意图：围绕题目[射频版图中的护环和衬底隔离怎样工作？]考查定义、原理、边界条件和工程取舍。

30 秒回答：护环把衬底噪声通过低阻路径收集到电源或地，深 N 阱、隔离井和屏蔽层可降低数字开关对敏感 RF 节点的耦合。它们必须与完整的回流路径、接地方式和 guard-ring 间距配合，不能替代合理的电源规划。

展开逻辑：衬底耦合可能通过电阻、电容和金属跨接进入 LNA、VCO 或基准。可用噪声注入仿真、版图 EM 和时域测量验证隔离效果。

常见追问：为什么护环接地不当反而会引入噪声？

易错点：把护环当成万能屏蔽，不分析阻抗和回流电流。

43. RF 电路中的电源完整性为什么会影响相位噪声？

问题意图：围绕题目[RF 电路中的电源完整性为什么会影响相位噪声？]考查定义、原理、边界条件和工程取舍。

30 秒回答：电源纹波会调制晶体管跨导、结电容、偏置和谐振频率，形成 AM-PM 转换或边带噪声。VCO、PLL、LNA 偏置和 PA 供电都需低噪声稳压、隔离、去耦和合理地回流。

展开逻辑：去耦电容的 ESR/ESL 和封装寄生决定高频效果，单点理想电源在版图上不成立。应在频域观察电源到输出的传递函数，在时域验证最坏负载跳变。

常见追问：为什么增加去耦电容后仍可能有电源边带？

易错点：只看电源 DC 电压，不分析纹波频谱和耦合路径。

44. 如何区分仿真中的潜在振荡与收敛伪影？

问题意图：围绕题目[如何区分仿真中的潜在振荡与收敛伪影？]考查定义、原理、边界条件和工程取舍。

30 秒回答：改变初始条件、仿真步长、负载和频率范围，比较小信号稳定性、S 参数、谐波平衡和瞬态结果；真实潜在振荡通常在不同设置下仍出现明确频率和增益峰。还要检查模型被动性、端口定义和数值容差。

展开逻辑：异常振荡可能在低频、谐波或封装共振处发生，不能只扫目标频段。切断一个耦合路径或加入阻尼并观察变化，有助于定位反馈来源。

常见追问：为什么瞬态仿真没有振荡不能证明电路绝对稳定？

易错点：把求解器 warning 或一条异常波形直接当作真实物理现象。

45. PVT 与蒙特卡洛结果如何转化为设计决策？

问题意图：围绕题目[PVT 与蒙特卡洛结果如何转化为设计决策？]考查定义、原理、边界条件和工程取舍。

30 秒回答：PVT 反映工艺、供电和温度的系统性极端，蒙特卡洛反映随机失配和统计分布。应先按指标设定限值和通过率，再找出最差角落、均值偏差和敏感器件，决定调整偏置、尺寸、匹配或校准，而不是只报告均值。

展开逻辑：过程变化和失配变化要分开开关，样本量与置信度相匹配。对振荡器、匹配网络和低噪声节点，可优先统计频率、Q、噪声和失配的联合分布。

常见追问：为什么扩大晶体管面积不能解决所有蒙特卡洛失效？

易错点：把一条典型角落曲线当成统计良率。

46. 射频测试中如何避免仪器和探针损坏？

问题意图：围绕题目[射频测试中如何避免仪器和探针损坏？]考查定义、原理、边界条件和工程取舍。

30 秒回答：先确认最大输入功率、直流偏置和 ESD 额定，使用衰减器、隔直电容、限幅器和正确的探针接触顺序。校准前后都要测标准件和开短路状态，逐步增加功率并监控温升和电流。

展开逻辑：PA 输出和 VCO 大摆幅可能超过分析仪输入，LNA 输入则可能被直流或静电损伤。测试计划应规定功率扫描上限、异常退出条件和设备保护链路。

常见追问：为什么网络分析仪测有源电路时需要外部偏置器？

易错点：只关注被测芯片工作点，忽略仪器端口保护和直流隔离。

47. 片上电感的 Q 值如何影响 RF 模块？

问题意图：围绕题目[片上电感的 Q 值如何影响 RF 模块？]考查定义、原理、边界条件和工程取舍。

30 秒回答：电感 Q 值反映储能与损耗之比，决定谐振器带宽、LNA/PA 匹配损耗、VCO 相位噪声和效率。Q 受金属电阻、衬底涡流、寄生电容和频率影响，通常在目标频段提取而非使用理想电感。

展开逻辑：电感存在自谐振频率，超过后不再表现为理想电感。宽金属、顶层金属、差分结构和衬底屏蔽可改善 Q，但会占用面积或增加寄生。

常见追问：为什么电感 Q 在不同版图邻近环境下不同？

易错点：只看电感值，不检查 Q、SRF 和耦合。

48. 射频版图寄生如何影响匹配和稳定性？

问题意图：检查高频互连、寄生和反馈路径的综合判断。

30 秒回答：走线、过孔、焊盘、衬底和器件间耦合会改变输入输出阻抗、极点零点和反馈相位，导致匹配偏移、增益下降或潜在振荡。射频版图必须把关键网络的寄生纳入稳定性和噪声分析。

展开逻辑：先标出高阻节点、差分耦合线和长互连，再用提取或 EM 模型回标到电路；对匹配网络和振荡器要分别看阻抗轨迹、环路增益、相位裕度和 PVT 变化。

常见追问：为什么几何对称的射频版图仍可能出现差分失衡？

易错点：只看原理图匹配或场图，不检查参考面、端口定义和寄生反馈。

49. RF 芯片的封装和板级接口怎样纳入设计？

问题意图：围绕题目[RF 芯片的封装和板级接口怎样纳入设计？]考查定义、原理、边界条件和工程取舍。

30 秒回答：焊盘、键合线、凸点、封装引脚、基板走线和连接器都会引入串联电感、并联电容、损耗和耦合，需用 S 参数或 EM 模型在芯片参考面联合仿真。设计时要保留去嵌结构、校准路径和阻抗连续的过渡。

展开逻辑：不同封装形式对高频回流、散热和功率承受不同。封装模型还要覆盖温度、偏置和装配公差，不能只在室温典型值下验证。

常见追问：为什么芯片端口匹配，封装后却出现窄带谐振？

易错点：把封装寄生全部归入“测试误差”，不建立可复用模型。

50. 如何完整介绍一个 RF CMOS 模块设计项目？

问题意图：围绕题目[如何完整介绍一个 RF CMOS 模块设计项目？]考查定义、原理、边界条件和工程取舍。

30 秒回答：先交代频段、架构和系统指标，再说明拓扑、偏置和匹配依据，给出增益、噪声、线性度、带宽、功耗、稳定性和面积结果；最后区分前仿真、后仿真、PVT/蒙特卡洛和测试，并解释偏差与权衡。

展开逻辑：应突出一个主要瓶颈和解决方案，例如用源退化改善噪声匹配、用级联抑制反向反馈、用版图对称降低失配。若没有流片测试，要明确验证边界和后续计划。

常见追问：如果噪声和增益达标但功耗超标，你会怎样重分配指标？

易错点：只报最好的一条曲线，不给测试条件、参考面和失败样本。

51. 共源、共栅和级联 LNA 拓扑如何取舍？

30 秒回答：共源结构增益较高、实现简单，但输入匹配和米勒反馈较敏感；共栅输入阻抗低、反向隔离较好，适合宽带或电流复用；级联在共源上叠加共栅，可提高增益和隔离，但电压余量、稳定性和功耗压力更大。应结合频段、噪声、带宽和电源电压选择。

展开逻辑：拓扑比较不能脱离源阻抗和负载；级联并不会自动降低噪声，顶部器件的噪声和寄生仍需分析。

常见追问：为什么低电源电压下级联 LNA 的增益和线性度可能同时下降？

易错点：把共栅的低输入阻抗误认为天然完成 50 欧姆匹配。

52. 源退化电感如何同时改善输入匹配和噪声？

30 秒回答：源极串联电感把跨导电流转换为与频率相关的反馈电压，使输入阻抗获得实部和虚部，可与栅极电感共同谐振到目标阻抗；适当退化还能降低噪声系数和提高线性度。代价是面积、带宽和寄生敏感性增加。

展开逻辑：匹配、最小噪声和最大增益的最佳电感通常不同，需在 Smith 圆图和噪声圆上联合优化。

常见追问：为什么增加源退化后增益会下降？

易错点：只把源退化看成电阻反馈，忽略其频率和 Q 值。

53. 共源 LNA 的噪声匹配与功率匹配为什么不一定相同？

30 秒回答：晶体管的最小噪声对应一个最佳源反射系数，最大功率增益对应另一个共轭匹配点；器件内部热噪声、诱导栅噪声和寄生共同决定两者差异。因此设计通常在噪声、增益、带宽和输入回波损耗之间折中，而不是只追求 $S_{11}$ 最小。

展开逻辑：应在同一偏置、频率和参考阻抗下比较噪声圆、增益圆和稳定性圆；匹配网络损耗要计入噪声。

常见追问：为什么把输入反射做到很低仍可能得不到最佳灵敏度？

易错点：将 $S_{11}$ 最小等同于噪声系数最小。

54. 差分射频电路为什么需要 balun 或变压器？

30 秒回答：外部射频接口常为单端，而 CMOS 内部差分结构需要两路幅相相反的信号；balun 或变压器完成单端—差分转换、阻抗变换和一定的共模隔离。其插损、相位不平衡、幅度不平衡和带宽必须纳入系统预算。

展开逻辑：片上变压器还受 Q 值、耦合系数、衬底损耗和金属面积限制；不平衡会转化为偶次失真和 LO 泄漏。

常见追问：为什么 balun 的相位误差会降低镜像抑制？

易错点：只看变比，不看相位、幅度平衡和参考面。

55. CMOS 射频混频器的开关对如何保证低噪声和高线性度？

30 秒回答：开关对要在本振驱动下快速、对称地换向，使跨导级电流被低损耗搬移到目标频率。较大的本振摆幅可降低导通电阻和转换损耗，但会增加功耗、馈通和可靠性压力；跨导级偏置决定噪声与线性度折中。

展开逻辑：应检查开关导通时间、死区、LO- RF 隔离、三阶互调和 1 dB 压缩，而非只看小信号转换增益。

常见追问：为什么本振过大仍不能无限降低混频器噪声？

易错点：把开关型混频器当作理想乘法器，忽略导通电阻和时序。

56. 射频 CMOS 振荡器的相位噪声主要由哪些机制决定？

30 秒回答：相位噪声来自有源器件热噪声、闪烁噪声上变频、尾电流噪声、谐振腔损耗和电源/衬底耦合。提高谐振器 Q、增大有效摆幅、优化波形和隔离噪声源可改善相噪，但会增加面积、功耗或调谐难度。

展开逻辑：应区分近端 1/f³、1/f² 区域和远端噪声，并说明 Leeson 类模型的近似条件。相噪改善不能牺牲起振裕量和调谐范围。

常见追问：为什么尾电流源不一定越理想越好？

易错点：只把相噪归因于谐振腔 Q，不看器件噪声和波形。

57. LC VCO 的调谐范围和相位噪声如何权衡？

30 秒回答：变容管改变谐振频率，调谐范围由电容比、寄生和控制电压决定；调谐范围扩大通常会降低等效 Q、增加控制端噪声耦合或造成增益非线性，从而恶化相噪。可用粗调电容阵列加细调变容管兼顾范围和分辨率。

展开逻辑：验证时要扫控制电压、温度和工艺角，检查频率单调性、Kvco、起振和调谐增益对 PLL 稳定性的影响。

常见追问：为什么 VCO 增益过大会让 PLL 更难补偿？

易错点：只报最大最小频率，不检查 Kvco 和相噪随控制电压变化。

58. CMOS 功率放大器的负载牵引用于什么？

30 秒回答：负载牵引通过在不同负载阻抗下测量或仿真输出功率、效率和线性度，寻找适合目标指标的最佳负载点，再设计匹配网络把实际负载变换到该点。它比简单共轭匹配更适合大信号非线性功放。

展开逻辑：最佳功率、效率和线性度的负载可能不同；应说明频率、偏置、输入功率和谐波终端。

常见追问：为什么功率最大点不一定是效率最高点？

易错点：用小信号 S 参数直接代替大信号负载牵引。

59. 射频 CMOS 电感的 Q 值和自谐振频率如何影响设计？

30 秒回答：电感 Q 约为储能与损耗之比，决定匹配损耗、谐振峰和相位噪声；自谐振频率以上，寄生电容使器件不再呈电感性。工作频率应留在自谐振频率以下，并在版图后模型中检查金属电阻、衬底损耗和邻近耦合。

展开逻辑：Q 随频率和偏置变化，差分和屏蔽结构可能改善损耗却增加寄生；电感尺寸不是越大越好。

常见追问：为什么顶层厚金属仍可能有较低 Q？

易错点：只看名义电感值，不看 Q、SRF 和模型参考面。

60. 射频 CMOS 版图中的 guard ring 和深 N 阱有什么作用？

30 秒回答：guard ring 为衬底噪声和电流提供受控回流并隔离敏感模块；深 N 阱可减小数字衬底噪声向模拟器件耦合，并改善体端控制。它们不能替代电源去耦、地规划和差分对称，过多结构还会增加寄生电容和面积。

展开逻辑：应依据噪声源、衬底电阻和回流路径布局，而不是机械地围一圈；版图后仿真要确认隔离效果。

常见追问：为什么 guard ring 连接不当会把噪声带入模拟地？

易错点：把 guard ring 当作万能屏蔽，忽略公共阻抗和回流。

61. 射频 CMOS 设计中的 EM 联合仿真何时必须做？

30 秒回答：当电感、变压器、长互连、天线、耦合器或封装结构的电尺寸不可忽略，且分布耦合会影响匹配、Q、增益或稳定性时，应做 2.5D/3D EM 提取并与电路联合仿真。模型要覆盖端口、金属层、衬底、频率和偏置条件。

展开逻辑：EM 网格和端口参考面需要收敛，提取结果应回标到原理图并与去嵌测试相互验证。

常见追问：为什么只把电感替换成一个 L 和 Q 仍可能预测错误？

易错点：忽略相邻金属、回流路径、耦合和频率相关损耗。

62. 射频 CMOS 电路的 PVT 和蒙特卡洛仿真分别回答什么问题？

30 秒回答：PVT 角用于检查工艺、供电和温度极端组合下的系统边界，如增益、带宽、稳定性和功耗；蒙特卡洛用于估计器件失配和随机工艺分布导致的良率。两者都要在版图后模型、真实负载和校准策略下运行。

展开逻辑：全局工艺偏差与局部失配的统计模型不同；应报告样本数、分位点和筛选条件，而不是只给最差一条曲线。

常见追问：为什么典型角达标而 3σ 良率仍不足？

易错点：把 PVT 角当成统计分布，或只跑少量随机样本就下结论。

63. 射频 CMOS 收发机的 EVM 受哪些模块共同影响？

30 秒回答：EVM 是调制符号与理想参考的误差，受功放压缩和 AM-PM、I/Q 幅相失配、LO 相噪、混频器非线性、时钟抖动、基带滤波和电源噪声共同影响。应按链路分解误差并在实际调制带宽和峰均比下测量。

展开逻辑：单音增益和噪声合格不代表调制性能合格；校准可改善静态 I/Q 失配，但不能完全消除随机相噪和动态记忆效应。

常见追问：为什么提高平均输出功率会使 EVM 突然变差？

易错点：把 EVM 直接等同于噪声系数或误码率。

64. 射频 CMOS 电源和衬底噪声如何在系统中隔离？

30 秒回答：先识别数字时钟、PA 脉冲电流、PLL 和模拟前端的主要耦合路径，再通过分域供电、低阻去耦、差分信号、深阱、guard ring、屏蔽和受控回流降低噪声。最后用时域电源波形、频谱和敏感节点指标验证，而不是只看电源平均值。

展开逻辑：封装、键合线和板级地平面可能重新连接各域；隔离结构的寄生应纳入 EM 和电源完整性仿真。

常见追问：为什么 PLL 参考杂散会出现在 LNA 输出频谱？

易错点：只在版图上分区，不分析公共电源、衬底和空间耦合。

65. 如何从系统指标分配 RF CMOS 各级预算？

30 秒回答：先用链路预算确定灵敏度、输出功率、动态范围、带宽和误差矢量，再用 Friis 公式分配噪声、用级联线性度关系分配 IP3/压缩点，并给每级增益、功耗、稳定性和匹配裕量。最后用行为级、晶体管级、版图后和测试闭环。

展开逻辑：预算必须包含封装、天线、滤波器和校准残差；不能把所有指标平均分给各级，应优先优化对系统最敏感的瓶颈。

常见追问：为什么前级增益提高可能改善总噪声却损害线性度和功耗？

易错点：孤立优化单个模块，不检查级联和最坏场景。

复习收口

临场回答可用“四步法”：先定位模块和系统指标，再给电路拓扑与关键公式，接着解释噪声、线性度、匹配、稳定性的权衡，最后补充版图寄生、PVT 和实测验证。