使用方式
题型范围：名词解释、简答题、概念辨析和工程判断；回答优先准备 30 秒版本。
本题库只保留可迁移的技术知识，不保留任何个人、教师、学校、地点、联系方式、班级、学号、日期或文件名信息。回答器件题时建议按“物理机制—数学关系—适用条件—工程影响”组织。
一、晶体、能带与统计
1. 单晶、多晶和非晶材料在器件中有什么区别？
问题意图：检查对材料有序程度和缺陷影响的理解。
30 秒回答：单晶在长程范围内具有周期性晶格，载流子迁移率和界面可控性通常较好；多晶由许多晶粒组成，晶界会引入散射和陷阱；非晶没有长程周期性，能带边缘和局域态更明显。集成器件的有源区、介质层和薄膜材料会根据性能、工艺和成本选择不同结构。
展开逻辑：晶格周期性决定能带模型是否适用，晶界、空位、位错和层错会改变复合、迁移率及击穿。外延层可在衬底上获得受控掺杂和晶向，但存在晶格失配与应力问题。回答时把材料结构与具体器件指标对应起来。
常见追问：为什么有源沟道通常更关注单晶质量？
易错点：把“多晶”简单说成没有能带，或把所有缺陷都等同为有害。
2. 晶向和晶面如何表示？为什么工艺会关心它们？
问题意图：检查晶体几何与工艺各向异性的联系。
30 秒回答：晶向描述晶格中的方向，晶面用一组整数指数表示其截距倒数关系。不同晶面具有不同原子密度、表面能和刻蚀速率，因而会影响氧化、外延、离子注入和界面态。工艺选择晶向本质上是在控制材料性质和制造窗口。
展开逻辑：求晶面指数时先找与各坐标轴的截距，再取倒数并化为最小整数；平行某坐标轴时对应截距取无穷大。晶面取向会改变表面迁移率、界面态密度和应力分布，不能只从几何图形判断电学性能。
常见追问：晶向变化为什么可能导致 MOS 阈值电压或迁移率变化？
易错点：把晶向符号和晶面符号混用，或忘记平行轴的处理。
3. 允许带、禁带、有效质量和态密度分别表示什么？
30 秒回答：允许带是电子可以占据的能量范围，禁带是理想晶体中没有允许量子态的能量区间。有效质量用能带曲率等效描述载流子在外力下的加速特性，态密度表示单位能量区间内可供占据的量子态数。它们共同影响载流子浓度、输运和光电响应。
展开逻辑：在导带底和价带顶附近，能带常用抛物线近似，曲率越大对应的有效质量越小。三维抛物能带的态密度通常随相对带边能量的平方根变化。实际材料还会受到多能谷、应变和量子限域影响，因此使用公式时要先说明近似条件。
常见追问：同样带隙的两种材料，为什么载流子浓度和迁移率仍可能相差很大？
易错点：把态密度直接当成实际载流子数，忽略费米分布、电荷中性条件和能带曲率。
4. 费米统计分布与指数统计近似何时使用？
问题意图：检查统计分布和非简并条件。
30 秒回答：费米统计分布适用于所有电子体系，体现费米子占据限制；当费米能级距相关能带边缘几个热能量以上、载流子不简并时，可用指数形式的非简并近似。近似是否成立要看温度、掺杂和能带有效态密度。
展开逻辑：电子浓度由态密度与占据概率积分得到，空穴浓度则由价带空态积分得到。非简并时可写成有效态密度乘指数项，并与质量作用定律结合。高掺杂、低温或强注入时应回到费米积分或修正模型。
常见追问：为什么高掺杂会使质量作用定律出现偏差？
易错点：把玻尔兹曼近似当作另一种基本统计定律，或不检查非简并条件。
5. 本征、N 型和 P 型半导体如何用费米能级区分？
问题意图：检查掺杂与多数载流子的关系。
30 秒回答：本征半导体中电子和空穴浓度相等，费米能级接近本征能级；施主掺杂后电子成为多数载流子，费米能级向导带移动；受主掺杂后空穴为多数载流子，费米能级向价带移动。温度和电离程度会改变这个位置。
展开逻辑：在完全电离、非简并条件下，可用电中性关系和质量作用定律求载流子浓度。低温可能出现杂质冻结区，高温又会进入本征激发区，因此“掺杂越高费米能级越固定”并非所有温度都成立。
常见追问：补偿半导体中如何判断多数载流子？
易错点：把 N 型材料说成“没有空穴”，或忽略补偿掺杂。
二、载流子输运与非平衡
6. 漂移电流和扩散电流有什么本质区别？
问题意图：检查输运机制和方向判断。
30 秒回答：漂移由电场驱动，电流大小与载流子浓度、迁移率和电场有关；扩散由浓度梯度驱动，方向从高浓度向低浓度。两者可同时存在，结区的平衡状态正是电场漂移与浓度扩散相互抵消的结果。
展开逻辑：电子电流方向与电子运动方向相反，空穴电流方向与空穴运动一致，因此判断符号要先定义电流约定。扩散系数与迁移率通过热平衡关系相连，但该关系依赖近似条件。总电流应按电子和空穴两类载流子分别求和。
常见追问：为什么 PN 结平衡时仍可能有局部漂移和扩散？
易错点：把“无净电流”误说成“没有任何载流子运动”。
7. 迁移率受哪些因素影响？为什么温度升高不一定让电导率下降？
问题意图：检查散射机制与电导率的综合判断。
30 秒回答：迁移率受晶格振动、离化杂质、界面粗糙和缺陷散射影响；温度升高通常增强晶格散射、降低迁移率，但也可能增加热激发载流子浓度。因此电导率 的变化取决于浓度和迁移率谁占主导。
展开逻辑：低温常受杂质电离不足限制，中温进入杂质散射和晶格散射竞争区，高温可能接近本征激发。薄膜和 MOS 反型层还要考虑界面粗糙散射。回答时区分材料体内输运与界面输运。
常见追问：为什么高掺杂会同时提高载流子浓度又降低迁移率？
易错点：只背“温度升高迁移率下降”，不分析电导率的乘积关系。
8. 什么是准电中性？什么时候可以采用？
问题意图：检查器件近似和空间电荷区的边界。
30 秒回答：准电中性是指在大部分体区内正负电荷几乎抵消，净空间电荷相对很小。它适用于尺寸远大于德拜长度、且没有强烈电荷积累的区域；PN 结耗尽区、强反型表面和快速瞬态过程中则不能随意采用。
展开逻辑：准电中性可以简化泊松方程和连续性方程，但必须先识别耗尽层、结区和接触附近的电势变化。若外加偏置、光生载流子或高注入使电荷显著积累，应使用完整的泊松-漂移扩散模型。
常见追问：为什么二极管中性区可以用扩散方程而结区要重点考虑电场？
易错点：把“掺杂均匀”当成“处处电中性”。
9. 连续性方程描述了什么？怎样判断复合项的符号？
问题意图：检查守恒观点和动态分析。
30 秒回答：连续性方程是载流子数守恒：浓度随时间的变化等于净流入、产生率减去复合率。对电子和空穴分别写方程，复合会减少过剩载流子，产生会增加它们。符号应与所定义的电流方向和体积元一致。
展开逻辑：稳态时时间导数为零，均匀区域还可简化为空间扩散与产生复合的平衡。小注入下复合寿命近似为常数；大注入时复合机制、寿命和电荷中性关系都会变化。表面复合可通过边界条件而不是体内项体现。
常见追问：如何由连续性方程解释少子扩散长度？
易错点：把复合项写成增加载流子，或把表面复合直接当作体复合。
10. 小注入和大注入对器件分析有什么影响？
问题意图：检查线性化和模型适用范围。
30 秒回答：小注入时过剩少子远小于平衡多数载流子，电场、寿命和电中性条件可以近似保持不变，许多方程可线性化；大注入时过剩载流子与多数载流子同量级，电导率、复合率、准费米能级和电场都会显著改变，必须采用更完整的双极输运模型。
展开逻辑：二极管指数关系、扩散电容和晶体管增益常依赖小注入。大注入可能导致电导调制、速度受限和热效应。回答计算题时先估计注入比，再选择模型。
常见追问：怎样从电流密度或载流子浓度估计是否进入大注入？
易错点：把大信号等同于大注入，忽略两者定义不同。
三、PN 结、接触与异质结构
11. PN 结耗尽区是怎样形成的？内建电势从何而来？
问题意图：检查结形成、空间电荷和能带弯曲。
30 秒回答：P 区和 N 区接触后，多数载流子发生扩散并在结附近留下不可移动的离化杂质，形成空间电荷区。空间电荷建立的电场抵抗继续扩散，达到热平衡时漂移和扩散净电流相互抵消；电势差就是内建电势，并在能带图上表现为弯曲。
展开逻辑：耗尽近似把移动载流子视为很少，泊松方程给出电场和电势分布。耗尽层宽度由掺杂、介电常数和外加偏压共同决定，轻掺杂一侧通常承担更宽的耗尽层。
常见追问：正向和反向偏置分别怎样改变耗尽层与电场？
易错点：说成“内建电势由外加电源提供”，或忽略电荷守恒。
12. 理想 PN 结的 I-V 特性有哪些假设？
问题意图：检查公式边界与非理想来源。
30 秒回答：理想扩散模型通常假设突变结、低注入、准中性区电场可忽略、复合主要在中性区、接触理想且温度均匀。由少子边界浓度与扩散输运得到指数 I-V 关系。串联电阻、结区复合、产生电流和高注入会造成偏离。
展开逻辑：正向电流主要由注入少子扩散构成，反向偏置下理想扩散电流近似饱和，但耗尽区产生复合会形成另一种斜率。高电流时串联电阻使外部 I-V 变得近似线性。回答公式时说明电流因子和温度依赖。
常见追问：如何从半对数 I-V 曲线区分扩散电流与复合电流？
易错点：认为反向电流绝对为零，或忽略串联电阻造成的高电流弯曲。
13. 二极管的小信号电阻和扩散电容怎样理解？
问题意图：检查静态特性到交流模型的转换。
30 秒回答：小信号电阻是工作点处 I-V 曲线的微分倒数，反映电压微扰引起的电流变化；扩散电容来自正向偏置下中性区储存的少子电荷，电压变化会改变储存电荷，因此表现为动态电容。反偏时耗尽层宽度变化还会产生结电容。
展开逻辑：小信号参数只对工作点附近的微小扰动有效。扩散电容通常随正向电流增大而增大，导致开关关断时需要清除储存电荷。高速器件要同时考虑结电容、扩散电容和串联电阻。
常见追问：为什么正向导通二极管关断会出现存储时间？
易错点：把结电容和扩散电容都解释为几何电容。
14. 金属-半导体接触如何区分整流接触和欧姆接触？
问题意图：检查功函数、势垒和接触电阻。
30 秒回答：整流接触在一个偏置方向上容易导电、另一方向电流受势垒限制；欧姆接触在工作范围内近似线性、双向低阻。接触类型由金属与半导体功函数、掺杂浓度、界面态和势垒宽度共同决定，而不是只由材料名称决定。
展开逻辑：金属—半导体势垒可用热发射、隧穿或热场发射模型描述。提高接触区掺杂可缩窄势垒，增强隧穿，降低接触电阻。能带图要分别画热平衡、正偏和反偏，并交代参考能级。
常见追问：为什么高掺杂有助于形成低阻欧姆接触？
易错点：把欧姆接触理解为完全没有势垒，或只凭 I-V 线性就断定没有接触电阻。
15. 异质结的能带偏移如何限制电子和空穴的运动？
30 秒回答：异质结两侧材料的带隙和电子亲和能不同，界面处会出现导带偏移和价带偏移。偏移形成的势垒或势阱可以把电子、空穴限制在特定区域，从而改变注入、复合和输运；界面电荷、应变和缺陷还会改变实际限域效果。
展开逻辑：分析异质结时，先比较两侧材料的电子亲和能和带隙，再确定导带、价带偏移，最后考虑费米能级对齐产生的能带弯曲。电子和空穴的限域取决于相应带边是否形成势阱，不能只看两种材料的带隙大小。
常见追问：为什么某些异质结能够同时提高界面载流子浓度和迁移率？
易错点：把异质结能带图简单画成两侧能带平移，忽略费米能级对齐、界面电荷和带阶方向。
16. MOS 电容的积累、耗尽和反型区分别发生什么？
问题意图：检查表面势、电荷和 C-V 曲线的对应关系。
30 秒回答：栅压使多数载流子靠近界面时是积累；排斥多数载流子并留下离化杂质时是耗尽；继续增加栅压后少数载流子在表面形成反型层。高频和低频 C-V 的差异来自少数载流子能否跟随交流信号变化。
展开逻辑：总电容由氧化层电容与半导体表面空间电荷电容串联决定。固定氧化层电荷、界面态和移动离子会造成平带电压偏移、滞回和频率色散。判断工作区时要说明衬底类型与栅压极性。
常见追问：为什么高频反型区电容不能恢复到氧化层电容？
易错点：不区分 P 型、N 型衬底就直接判断积累/反型极性。
17. MOSFET 的阈值电压由哪些因素决定？
问题意图：检查从 MOS 电容到晶体管导通的联系。
30 秒回答：阈值电压由金属-半导体功函数差、氧化层电荷、衬底掺杂导致的表面势、耗尽层电荷和氧化层电容共同决定。体偏置会改变耗尽层电荷，产生体效应；短沟道和温度又会让阈值偏离长沟道静态公式。
展开逻辑：强反型条件对应表面势达到约两倍费米势，阈值时栅压要承担平带、表面势和耗尽电荷三部分电压。薄氧化层提高栅控但也提高电场和隧穿风险。回答应区分零体偏和体偏条件。
常见追问：为什么源体电压增大通常使 NMOS 阈值升高？
易错点：把阈值电压说成“漏极电流刚好为零的栅压”，忽略定义与测量条件。
18. 长沟道 MOSFET 在线性区和饱和区的判据是什么？
问题意图：检查区域判断和电流方程。
30 秒回答：对增强型 NMOS，先要求 才形成反型沟道；当 时为线性区，沟道两端都存在；当 达到 后漏端夹断，进入饱和区。饱和并不意味着电流不随栅压变化，而是对漏压的一阶敏感度降低。
展开逻辑：平方律模型假设长沟道、渐变沟道、低场和恒定迁移率。实际中沟道长度调制使饱和电流仍随漏压上升，体效应和速度饱和会改变平方律。画出沟道电势和端点条件比直接背公式更可靠。
常见追问：为什么饱和区仍有有限输出电阻？
易错点：把夹断理解为漏极电流降为零，或把饱和区等同于截止区。
19. 亚阈值、沟道长度调制和速度饱和分别怎样影响器件？
问题意图：检查 MOSFET 的主要非理想效应。
30 秒回答：亚阈值区仍存在扩散主导的指数电流，决定关断泄漏和亚阈值摆幅；沟道长度调制使饱和电流随漏压增加，降低输出电阻；速度饱和使载流子速度受限，电流对过驱动电压的增长趋于线性而非平方律。三者分别影响静态功耗、增益和缩放后的驱动能力。
展开逻辑：短沟道还会出现漏致势垒降低、阈值滚降、源漏穿通和热载流子效应。模型选取要由沟道长度、横向电场、偏置和温度决定。设计时可用更高迁移率、轻掺杂漏和栅结构优化缓解，但会增加工艺复杂度。
常见追问：为什么缩短沟道能提高速度却使模拟增益下降？
易错点：只把短沟道效应归结为“阈值电压下降”，遗漏输出电阻和可靠性问题。
20. MOS 器件等比例缩小和可靠性之间如何权衡？
问题意图：检查器件缩放与可靠性取舍。
30 秒回答：缩短沟道、减薄介质和降低供电可提升密度、速度或能效，但会加剧短沟道效应、漏电、栅隧穿、热载流子和介质可靠性问题。缩放必须与栅控、互连、散热、工艺窗口和寿命目标一起权衡。
展开逻辑：先区分几何缩放、电压缩放和掺杂缩放，再分析它们对阈值、迁移率、击穿、功耗和变异性的影响。FinFET、全包围栅、应变工程和高介电常数介质可以改善部分问题，但会带来接触电阻、寄生、自热和制造复杂度。
常见追问：为什么降低电源电压能够降低动态功耗，却不一定降低总功耗？
易错点：把摩尔缩放理解成所有尺寸和电压都能按同一比例缩小，或只谈速度不谈寿命与良率。
21. 简并半导体与非简并半导体如何区分？
问题意图：检查掺杂浓度与统计模型的边界。
30 秒回答：非简并半导体中费米能级距带边足够远，可用玻尔兹曼近似；重掺杂使费米能级靠近或进入能带，需要费米—狄拉克统计，并考虑带隙变窄和杂质能级展宽。
展开逻辑：判断时先比较费米能级与带边的能量距离，再决定载流子浓度公式和迁移率模型。简并效应还会影响接触电阻、结电容和器件高场特性。
常见追问：为什么重掺杂有利于欧姆接触，却可能降低迁移率？
易错点：看到高掺杂仍直接使用 的非简并公式。
22. 质量作用定律的适用条件是什么？
问题意图：考查平衡载流子浓度的判断能力。
30 秒回答：热平衡、非简并、均匀材料且能带结构不被强扰动时，电子和空穴浓度满足 。它描述的是平衡统计关系，不代表任意偏置、光照或注入状态下都能直接使用。
展开逻辑：非平衡时应使用电子和空穴准费米能级，乘积会随外加偏压、光生载流子和注入水平改变。回答器件电流时要区分平衡浓度与边界处的过剩载流子。
常见追问：正向偏置 PN 结后为什么 np 不再等于 ？
易错点：把质量作用定律当作电流方程，或不说明热平衡条件。
24. 爱因斯坦关系连接了哪些参数？
问题意图：考查输运参数之间的联系。
30 秒回答：在非简并、热平衡条件下，扩散系数与迁移率满足 。它表明同一种载流子在热运动和电场作用下的输运能力由温度共同联系。
展开逻辑：电子和空穴分别满足各自的 与 关系。温度改变时迁移率和扩散系数还受晶格散射、杂质散射影响，所以不能只按比例关系判断全部趋势。
常见追问：重掺杂或低温下为什么要谨慎使用该关系？
易错点：把电子、空穴的迁移率和扩散系数交叉使用。
25. 复合与产生机制怎样影响器件速度？
问题意图：检查少数载流子寿命对器件的影响。
30 秒回答：复合减少过剩载流子，产生增加载流子，二者共同决定寿命和瞬态恢复时间。双极器件、光电器件和反向恢复过程都受到复合中心、表面态和辐射复合的影响。
展开逻辑：用寿命描述过剩载流子的衰减时间，但高注入、陷阱辅助复合和空间分布会使单一寿命近似失效。提高速度通常要缩短存储电荷或改善抽取路径，同时可能牺牲增益或灵敏度。
常见追问：二极管反向恢复为什么与正向导通历史有关？
易错点：只谈复合率，不说明注入水平和边界条件。
26. PN 结内建电势由哪些因素决定？
问题意图：检查结平衡状态的推导思路。
30 秒回答：内建电势由两侧掺杂浓度、温度和本征载流子浓度共同决定，来源是载流子扩散后形成的空间电荷区和电场。它并不是外部测得的独立电源电压，而是热平衡下的能带弯曲。
展开逻辑：先用费米能级对齐，再由电势差得到能带弯曲；耗尽近似下还可结合泊松方程求结宽和峰值电场。串联外部金属接触会抵消部分电势，不能简单用万用表测出内建电势。
常见追问：温度升高时内建电势为什么通常下降？
易错点：把内建电势当作结两端可直接输出的电压。
27. 耗尽层宽度如何随偏置变化？
问题意图：检查结电容和击穿分析基础。
30 秒回答：反向偏置增大时耗尽层扩展，正向偏置时耗尽层变窄。突变结近似下，结宽由掺杂浓度、介电常数和有效势垒共同决定。
展开逻辑：反偏耗尽层扩展会降低单位面积结电容，并使峰值电场上升；轻掺杂侧承担更多耗尽宽度。高注入、渐变结和边缘终端会使一维突变结公式产生偏差。
常见追问：为什么降低一侧掺杂可以提高耐压但增大串联电阻？
易错点：认为耗尽层总是两侧等宽，或忽略电荷守恒。
28. PN 结电容分为哪两类？
问题意图：考查结电容的来源及频率影响。
30 秒回答：反偏耗尽区形成的电容称势垒电容或结电容，正向注入载流子形成储存电荷，对应扩散电容。前者主要由几何耗尽区决定，后者与注入电流和载流子寿命相关。
展开逻辑：高速和高频分析时需要明确工作偏置和信号幅度；在正向大电流下扩散电容可能主导，反向偏置下势垒电容主导。寄生边缘电容也要并入等效模型。
常见追问：变容二极管为什么工作在反偏而不是正偏？
易错点：把扩散电容和反偏结电容名称互换。
30. 异质结与同质结的关键差异是什么？
问题意图：考查不同材料界面的能带分析。
30 秒回答：同质结两侧材料相同、主要差异是掺杂；异质结两侧材料不同，会出现导带和价带带阶、介电常数差异及晶格失配。带阶可以实现载流子限制、选择性注入或势垒调控。
展开逻辑：回答异质结要说明 I 型、II 型或 III 型排列及其对电子空穴空间分布的影响，同时考虑界面缺陷、应变和热稳定性。不能只凭禁带宽度大小判断器件性能。
常见追问：量子阱为什么常用异质结实现？
易错点：只比较带隙，不画带阶或说明界面条件。
31. 半导体中的准费米能级有什么用？
问题意图：检查非平衡器件分析能力。
30 秒回答：在有电流、光照或外加偏压时，电子和空穴不再共享同一个费米能级，可分别用电子和空穴准费米能级描述局部统计。两者的分离反映了非平衡程度，并与光生电压和注入电流相关。
展开逻辑：空间变化的准费米能级梯度对应输运驱动力，结区边界条件决定注入和复合。用单一费米能级解释太阳电池、LED 或晶体管工作状态会丢失关键物理。
常见追问：发光器件中准费米能级分裂与光子能量有何关系？
易错点：把准费米能级当作新的平衡能级。
32. 结区电场如何影响载流子输运？
问题意图：考查内建场和收集机制。
30 秒回答：结区电场会使电子和空穴发生漂移，并把它们分离或阻挡，决定光生载流子收集、反向漏电和结电容。电场方向要结合电荷符号与传统电流方向说明。
展开逻辑：在耗尽区中漂移占主导，在准中性区扩散占主导，但实际器件常存在复合和场辅助输运。高场下还可能出现速度饱和、碰撞电离和隧穿。
常见追问：太阳电池的光生电流主要在哪里产生和收集？
易错点：认为只有耗尽区才能产生光生电流。
33. 雪崩击穿与齐纳击穿如何区分？
问题意图：检查反向击穿机制。
30 秒回答：齐纳击穿发生在高掺杂、窄耗尽区和较低击穿电压条件下，主要由强场隧穿造成；雪崩击穿发生在较宽耗尽区和较高电压下，载流子经碰撞电离倍增。实际器件可能是两种机制叠加。
展开逻辑：温度系数、掺杂分布、边缘电场和串联电阻都会影响测得的击穿特性。版图中的曲率和终端结构可能让边缘先击穿，不能只按平面结估算。
常见追问：如何通过温度系数或掺杂调整击穿电压？
易错点：把所有反向大电流都称为热击穿或雪崩击穿。
34. MOS 电容的高频与低频 C-V 曲线为什么不同？
问题意图：检查少数载流子响应和界面态影响。
30 秒回答：低频测量时少数载流子能跟随交流信号，反型区电容可逐渐恢复；高频下少数载流子来不及响应，交流电荷主要来自耗尽层，曲线保持较低电容。
展开逻辑：比较不同频率、温度和扫描方向还可以识别界面态、氧化层固定电荷、串联电阻和滞回。测试连接和交流幅度也要保持一致。
常见追问：界面态为什么会使 C-V 曲线拉伸或产生频散？
易错点：把高频 C-V 反型区低电容误认为氧化层完全失效。
35. MOS 阈值电压由哪些项构成？
问题意图：检查器件参数分解。
30 秒回答：阈值电压包含金属半导体功函数差、氧化层固定电荷、耗尽层电荷以及表面达到强反型所需的势垒项；体效应会随源体电压改变耗尽电荷，从而改变阈值。
展开逻辑：实际设计还需考虑短沟道、窄沟道、温度、应力和随机掺杂波动。分析阈值漂移时要先确定参考体端和定义的漏电流条件。
常见追问：为什么源体反向偏置会使 NMOS 阈值升高？
易错点：把阈值电压当作固定材料常数。
36. 体效应在模拟和数字电路中分别带来什么影响？
问题意图：考查衬底偏置的电路后果。
30 秒回答：源体电压变化会改变表面势和阈值，产生体效应系数。模拟电路中它会改变跨导、增益和线性度；数字电路中会改变开关速度、噪声裕量和延迟。
展开逻辑：堆叠晶体管、源极抬高和隔离阱结构都可能使体端不再与源极同电位。低电压设计中阈值变化对余量尤其敏感，应在角落和版图寄生后验证。
常见追问：如何在版图或电路结构中减小体效应？
易错点：假设所有 MOS 的体端天然接地。
37. 沟道长度调制为什么使 MOS 有有限输出电阻？
问题意图：检查非理想输出特性。
30 秒回答：进入饱和后，漏端耗尽区向源端扩展，有效沟道长度随 增加而缩短，漏电流因此继续上升。输出电阻可近似由沟道长度调制参数和偏置电流决定。
展开逻辑：提高沟道长度、使用级联或增益增强可以提高输出电阻，但会牺牲电压余量、速度或面积。短沟道器件还要叠加速度饱和和 DIBL。
常见追问：为什么级联结构能提高增益？
易错点：认为饱和区电流与漏源电压完全无关。
38. DIBL 和亚阈值摆幅分别反映什么？
问题意图：考查短沟道和亚阈值特性。
30 秒回答：DIBL 表示漏端电场降低势垒，使阈值随漏压增加而下降；亚阈值摆幅描述亚阈值区漏电流随栅压变化的陡峭程度，受体效应和温度影响。二者都影响低功耗开关的漏电和关断能力。
展开逻辑：DIBL 是二维静电控制问题，亚阈值摆幅是栅控效率与热电压的综合结果。降低结深、提高栅控和优化介质可改善短沟道，但会引入工艺与可靠性权衡。
常见追问：为什么降低温度通常能改善亚阈值摆幅？
易错点：把 DIBL 当作迁移率下降，或把摆幅越大说成关断越好。
39. 速度饱和会怎样改变 MOS 的电流和跨导？
问题意图：检查高场输运模型。
30 秒回答：高电场下漂移速度趋于饱和，电流不再严格按长沟道平方律增长，跨导对过驱动电压的依赖减弱。短沟道高速器件常由速度饱和而不是沟道电阻主导。
展开逻辑：电流模型要根据场强、沟道长度和迁移率退化选择；速度饱和会影响增益、噪声和功耗估算。不能用长沟道公式外推所有工艺节点。
常见追问：速度饱和与沟道长度调制对输出特性的影响有什么不同？
易错点：认为短沟道只是把 L 代小，其他公式不变。
40. 亚阈值导电为什么能用于超低功耗电路？
问题意图：考查弱反型器件的应用意识。
30 秒回答：亚阈值区电流随栅压呈指数变化，单位电流获得的跨导较高，可用很小电流实现低速、低功耗模拟和传感电路。但它对温度、工艺和噪声敏感，速度和匹配受限。
展开逻辑：设计时要预算漏电、启动、动态范围和失配，并用弱反型模型而非强反型平方律。低电流下节点寄生和测量噪声也可能成为主导因素。
常见追问：弱反型电路如何提高线性度和抗温漂能力？
易错点：把亚阈值区误认为完全关断区。
41. 结深和掺杂梯度怎样影响器件速度？
问题意图：检查工艺参数与电路指标的联系。
30 秒回答：浅结可减小寄生结电容和短沟道效应，有利于速度；掺杂梯度决定内建电场、耗尽宽度、串联电阻和击穿特性。过浅或过陡也可能增加接触电阻和工艺波动。
展开逻辑：要把结电容、扩散电阻和载流子输运放在同一 RC 与可靠性框架中比较。高速并不等于盲目追求最浅结深，还要满足耐压和良率。
常见追问：为什么功率器件常接受更大的漂移区电阻？
易错点：只从沟道长度判断速度，忽略结和互连寄生。
42. 隧穿电流有哪些典型来源？
问题意图：考查纳米器件漏电机制。
30 秒回答：隧穿可发生在薄氧化层、重掺杂结和高场势垒中，典型包括直接隧穿、Fowler-Nordheim 隧穿和带间隧穿。它们对介质厚度、场强、温度和能带排列的依赖不同。
展开逻辑：识别机制时要结合电流随场强、温度和厚度的变化，而不是仅看电流大小。隧穿既可用于非易失存储，也会造成栅漏电和可靠性退化。
常见追问：为什么介质厚度稍微减小就可能导致栅漏电急剧增加？
易错点：把所有高场漏电都称作热发射。
43. 热载流子效应如何产生？
问题意图：检查高场可靠性。
30 秒回答：漏端附近强电场会使载流子获得高能量，产生碰撞电离、界面态或注入栅氧化层，导致阈值漂移、跨导下降和长期可靠性退化。峰值场和器件偏置决定风险。
展开逻辑：可通过降低漏端峰值场、优化渐变漏结构、限制电压或采用可靠性设计规则缓解。测试时要区分瞬时热效应与累积退化。
常见追问：热载流子效应与栅氧击穿的失效表现有什么区别？
易错点：把高温和热载流子中的“热”当成同一物理原因。
44. 栅氧化层可靠性主要关注哪些失效？
问题意图：考查介质可靠性基础。
30 秒回答：主要包括 TDDB、BTI、栅漏电增加和界面态生成。电场、温度、占空比、器件尺寸和工艺缺陷会共同决定寿命，设计需要满足长期电压与温度约束。
展开逻辑：TDDB 更接近介质累积损伤导致击穿，BTI 表现为阈值和跨导随偏置时间漂移。可靠性评估需用加速模型外推工作条件，并保留统计裕量。
常见追问：为什么占空比和恢复过程会影响 BTI 测量？
易错点：把一次性击穿和可恢复的参数漂移混为一类。
45. 器件噪声的主要来源有哪些？
问题意图：检查器件级噪声分类。
30 秒回答：常见来源包括热噪声、散粒噪声、闪烁噪声、产生复合噪声和随机电报噪声。不同噪声的频谱、偏置依赖和面积依赖不同，必须结合带宽与信号频段分析。
展开逻辑：MOS 低频噪声通常与界面陷阱有关，双极器件的散粒噪声与电流有关。输入等效噪声、噪声因子和积分均方根噪声是不同指标，不能混用。
常见追问：增大 MOS 面积为什么可能降低闪烁噪声但增加寄生电容？
易错点：只报一个噪声数值，不说明频率和测量带宽。
46. 载流子迁移率为什么会随温度和掺杂变化？
问题意图：考查输运机制的竞争。
30 秒回答：温度升高会增强晶格振动散射，通常降低迁移率；掺杂升高会增强离化杂质散射，也会降低迁移率。低温、低掺杂区可能由杂质散射主导，整体趋势取决于多种散射机制叠加。
展开逻辑：实际器件还存在表面粗糙散射、库仑散射和高场迁移率退化。分析性能时应把迁移率变化传递到跨导、导通电阻和速度，而不是停留在材料参数层面。
常见追问：为什么强反型表面迁移率通常低于体材料迁移率？
易错点：认为迁移率只由材料种类决定。
47. SOI 器件与体硅器件的主要差异是什么？
问题意图：考查器件结构取舍。
30 秒回答：SOI 在有源层与衬底之间加入绝缘层，可降低结电容和隔离寄生，提高速度并改善抗闩锁能力；代价是自热、浮体效应、散热和工艺成本问题。体硅则散热和体端控制更直接。
展开逻辑：部分耗尽 SOI 需关注浮体电荷和历史效应，全耗尽 SOI 需关注背栅耦合。选择结构要结合功耗、射频性能、耐压和制造能力。
常见追问：浮体效应怎样影响 SOI MOS 的瞬态特性？
易错点：把 SOI 简单等同于“没有衬底寄生”。
48. 先进器件中的 FinFET 或栅极全包围结构解决了什么问题？
问题意图：检查三维栅控理解。
30 秒回答：多面或全包围栅极提高了栅对沟道的静电控制，减小短沟道效应、亚阈值漏电和 DIBL。三维结构也带来量子限域、接触电阻、寄生电容和制造复杂度的变化。
展开逻辑：比较不同结构时要同时看有效沟道宽度、栅长定义、源漏外延和互连寄生。器件优势最终要落实到 PPA、可靠性和良率，而不是只看截面图。
常见追问：为什么鳍宽变小可能改善栅控却增加电阻？
易错点：认为栅控增强会自动带来所有指标改善。
49. 如何从 I-V 与 C-V 曲线反推器件问题？
问题意图：考查测试数据诊断能力。
30 秒回答：先确认测试连接、扫压方向和温度，再从阈值、亚阈值摆幅、漏电、跨导、击穿和滞回等特征判断问题。C-V 曲线的平移、拉伸、频散和累积电容变化可提示固定电荷、界面态、串联电阻或接触问题。
展开逻辑：I-V 异常要区分器件本征效应、探针接触和仪器限流；C-V 要比较多频率与正反向扫描。最好用独立结构和重复样本交叉验证。
常见追问：如何判断阈值漂移来自界面陷阱还是体掺杂差异？
易错点：只凭一条曲线形状直接下结论。
51. 霍尔效应如何测量载流子类型、浓度和迁移率？
问题意图：检查输运实验与参数反演能力。
30 秒回答：让电流沿样品长度方向流动，同时施加垂直磁场，载流子受到洛伦兹力后在横向积累，形成霍尔电压。霍尔电压的符号可判断主要载流子类型，霍尔系数的绝对值结合电荷量可估算载流子浓度，再用电导率得到迁移率：、。实际测量要校正接触几何、纵向电压串扰和多载流子影响。
展开逻辑：先说明电流、磁场和霍尔电压三者的方向关系，再由 建立测量量与材料参数的联系。改变磁场方向或电流方向可以分离热电势和接触偏置；改变温度还可观察载流子冻结、散射机制和多能带输运。单一载流子公式只在相应近似成立时使用。
常见追问：为什么霍尔测得的迁移率可能与场效应迁移率不同？
易错点：只用霍尔电压大小判断浓度而忽略样品厚度、载流子类型符号和多载流子修正。
52. SRH 复合的物理机制是什么？它何时成为主要复合通道？
问题意图：检查陷阱辅助复合和寿命分析基础。
30 秒回答：SRH 复合通过禁带中的缺陷能级分两步完成：一个载流子先被陷阱俘获，另一个载流子随后与其复合。复合速率取决于陷阱能级位置、俘获截面、陷阱密度以及电子和空穴浓度；在间接带隙材料或缺陷较多的器件中，它常是主要复合机制。
展开逻辑：可用 说明非平衡复合率。接近禁带中部的陷阱通常复合效率较高，但具体结果还要看两类载流子的俘获能力和注入水平。复合中心会缩短少子寿命，影响扩散长度、二极管反向恢复和光电器件收集效率。
常见追问：为什么陷阱能级在禁带中部附近往往最容易造成复合？
易错点：把 SRH 复合说成载流子直接相撞，或只看陷阱密度而忽略俘获截面和载流子浓度。
53. 表面复合速度如何影响少子寿命和器件性能？
问题意图：考查表面边界条件与体内输运的联系。
30 秒回答：表面复合速度 S 描述过剩载流子在表面被复合的强弱，低注入时表面复合通量可写成 。S 越大，载流子越容易在表面损失，有效少子寿命和扩散长度越短，光生载流子收集、发光效率和双极器件增益都会下降；表面钝化的目标就是降低 S。
展开逻辑：在扩散方程边界处使用 ，再结合样品厚度和表面积评估表面损失。有效寿命同时受体复合和表面复合控制，薄片、小尺寸结构或高表面积器件更容易由表面项主导。高注入、强表面场和表面态占据变化会使简单的常数 S 近似失效。
常见追问：如何通过寿命测试区分体复合变差和表面钝化失效？
易错点：把表面复合速度当成材料固定常数，或只谈表面态数量而不说明载流子通量和几何边界。
54. 海恩斯-肖克利实验测量什么？如何从波形提取参数？
问题意图：检查非平衡载流子漂移、扩散和实验反演能力。
30 秒回答：实验在半导体一端注入短载流子脉冲，在外加电场下让它漂移到距离为 L 的收集端。到达峰值的时间给出漂移速度 ，再由 得到迁移率；脉冲传播过程中的展宽可估算扩散系数，峰值幅度随距离或时间的衰减还可反映复合寿命。它把输运方程与瞬态测量直接联系起来。
展开逻辑：先确认电场均匀、注入处于小注入并且收集端响应已校准，再区分峰值延迟、波形展宽和幅度衰减各自对应的参数。由扩散系数与迁移率还可用爱因斯坦关系交叉验证温度和载流子统计假设。接触电容、陷阱、非均匀电场和过量注入会造成波形偏离理想模型。
常见追问：为什么测得的脉冲会随传播距离变宽并衰减？
易错点：把峰值到达时间直接当作载流子寿命，或忽略扩散、复合和仪器响应对波形的共同影响。
55. 异质结中的二维电子气如何形成？HEMT 如何利用它？
问题意图：考查异质结能带、调制掺杂和高频器件原理。
30 秒回答：在宽禁带材料与窄禁带材料形成的异质结中，导带带阶和极化或调制掺杂会使电子转移并聚集在界面附近的量子阱内，沿界面可以自由运动、垂直方向受到量子限域，这就是二维电子气。HEMT 用栅极调节这层高密度载流子，利用供体杂质与沟道空间分离带来的高迁移率，实现高速、低噪声放大和开关。
展开逻辑：先画出异质结平衡能带，说明费米能级对齐、带阶和界面势阱，再解释调制掺杂如何减少离化杂质散射。器件分析还要考虑二维态密度、栅极耗尽、源漏接触、界面陷阱和击穿；高迁移率并不自动等于高功率或高可靠性。
常见追问：为什么把掺杂层与二维电子气空间分离能提高迁移率？
易错点：把二维电子气理解为一层普通金属薄膜，或只说材料带隙不同而不说明带阶、量子阱和栅控条件。
56. 什么是 BJT 的基区宽变效应？它为什么会降低输出电阻？
30 秒回答：BJT 集电结反向偏压增大时，耗尽区向基区扩展，使有效基区变窄，这就是基区宽变效应，也称 Early 效应。基区变窄会减少复合、提高基区输运因子，使相同基极电压下的集电极电流继续增加，输出特性出现斜率，因此输出电阻变小。
展开逻辑：可以先画出基区和集电结耗尽层，再说明集电结电压变化如何改变有效基宽。该效应使晶体管具有有限的输出电导，并会影响增益和线性度。增大基区宽度或优化结结构可以减弱宽变，但可能牺牲速度或电流增益。
常见追问：从输出特性曲线上如何估计 Early 电压？
易错点：把基区宽变和 MOSFET 沟道长度调制混为一谈，或错误地认为集电极电流会因该效应下降。
57. BJT 大电流工作时什么是发射极电流拥挤效应？如何减轻？
30 秒回答：大电流下，发射极和基区的横向电阻会使电流集中在发射极边缘或接触较近的位置，局部电流密度和温升升高，导致增益、线性度和可靠性变差，这称为发射极电流拥挤。可以增加并均匀布置发射极接触，优化发射极和基区几何，采用分割单元和对称布线来改善电流分布。
展开逻辑：理想一维模型假设发射极注入均匀，但实际电流还要经过横向电阻和接触路径。设计时应把局部温升、电流增益和二次击穿裕量一起检查；单纯增大器件面积并不能保证电流均匀。
常见追问：为什么增加发射极接触数量通常能降低局部电流密度？
易错点：把电流拥挤误认为基区宽变，或只说增加器件尺寸而不说明接触位置和电流路径。
58. 如何根据 BJT 两个结的耗尽区变化判断基区穿通？
30 秒回答：当发射结和集电结的耗尽区同时向基区扩展，并且两者最终相遇使中性基区消失时，就发生了基区穿通。此时集电极电流会急剧增加，器件失去正常的基极控制。判断时要比较两侧耗尽层宽度之和与有效基区宽度，而不能只看某一个端子的电流。
展开逻辑：基区较窄、掺杂较低且反向偏压较高时更容易穿通。穿通要与结击穿区分：前者是耗尽区相遇导致势垒控制丧失，后者是高电场引起碰撞电离或隧穿。增加合理的基区宽度和掺杂可提高穿通电压，但会影响增益和速度。
常见追问：基区穿通与 Early 效应在耗尽区扩展程度和器件表现上有什么区别？
易错点：把基极电流增加直接等同于穿通，忽略发射结、集电结两侧耗尽区的共同扩展。
59. 为什么 BJT 的电流增益会随集电极电流变化？
30 秒回答：低电流时，表面复合和基区复合占比较大，电流增益较低；中等电流时发射结注入效率和基区输运较好，增益通常达到峰值；大电流时高注入、基区电导调制和发射极电流拥挤增强，增益又会下降。因此电流增益不是与集电极电流无关的常数。
展开逻辑：分析时可把增益拆成发射结注入效率、基区输运因子和复合损耗，并按低、中、高电流区判断主导机制。掺杂、基区宽度、接触布局和散热都会改变增益曲线，不能只通过提高发射极掺杂来解决所有电流区的问题。
常见追问：为什么大电流下的基区展宽会同时降低电流增益和高频性能？
易错点：把增益变化只归因于温度，或认为增大集电极电流会一直提高增益。
60. MOSFET 源漏端发生击穿的主要机制有哪些？如何区分？
30 秒回答：源漏端失效可能来自结的雪崩或齐纳击穿、栅诱导漏极泄漏、漏源穿通以及高场热载流子造成的长期损伤。区分它们要看触发偏置、漏电位置、是否可恢复以及 I-V 随温度和栅压的变化。
展开逻辑：先判断问题位于漏结、沟道还是栅漏重叠区，再结合结深、掺杂梯度和漏端峰值电场分析。轻掺杂漏、渐变结或场板可以降低峰值电场和热载流子风险，但会增加串联电阻或寄生电容，需要做耐压、驱动能力和可靠性的折中。
常见追问：为什么轻掺杂漏可以降低峰值电场，却可能降低 MOSFET 的驱动电流？
易错点：把所有漏端大电流都称为雪崩击穿，或忽略热载流子导致的参数漂移和栅氧损伤。
61. MOS 电容中的氧化层电荷和界面态会怎样改变 C-V 曲线？
30 秒回答：氧化层固定电荷或可动离子通常使 C-V 曲线沿栅压方向平移；界面态会造成曲线拉伸、频散和迟滞；氧化层缺陷还可能引起积累电容下降和漏电增加。应结合平带电压、阈值电压以及频率响应判断电荷的类型和位置。
展开逻辑：先用功函数差和氧化层电容建立理想 MOS C-V 基线，再观察平移、拉伸以及正反向扫描差异。可动离子会随温度和偏置迁移，界面态的响应则与测量频率有关，因此需要固定温度、频率和扫描速率，并用多频 C-V 或独立测试结构交叉验证。
常见追问：如何用频率依赖区分固定氧化层电荷和界面态？
易错点：把所有 C-V 平移都归因于阈值电压变化，或把界面态当成完全静止的固定电荷。
62. 快速扫描 MOS 电容时为什么会出现深耗尽？
30 秒回答：快速增加反型栅压时，少数载流子的产生和扩散来不及建立反型层，电荷补偿主要依靠耗尽层继续向体内扩展，于是耗尽层超过平衡最大宽度，电容低于通常的高频反型值，这种动态非平衡状态称为深耗尽。
展开逻辑：深耗尽不是永久损伤，也不是新的静态平衡区。扫描频率、温度、表面复合和少子寿命都会影响其出现；降低扫描速度或提高少子产生率，可以使电容逐渐回到准静态反型路径。
常见追问：为什么在深耗尽状态下继续增加栅压仍会使耗尽层变宽？
易错点：把深耗尽当成永久失效，或混淆高频下的稳定反型与快速扫描下的非平衡响应。
63. 栅介质继续减薄时，高介电常数材料如何兼顾栅控和栅漏电？
30 秒回答：栅电容与介电常数和物理厚度的比值有关。继续减薄 SiO2 虽能增强栅控，却会显著增加隧穿漏电；高介电常数材料可以在保持较大物理厚度的同时提供较小的等效氧化层厚度，从而兼顾栅电容和漏电。代价是界面态、固定电荷、迁移率和可靠性问题更复杂。
展开逻辑：评估高介电常数栅介质时，要同时比较等效氧化层厚度、实际物理厚度、带阶和界面质量。高介电常数材料还可能引入远程声子散射、阈值漂移和陷阱，因此不能只看 C-V 电容，还要结合 I-V、迁移率和寿命测试。
常见追问：为什么高介电常数材料不一定提高沟道迁移率？
易错点：把介电常数高简单理解成物理层越厚电容越大，或混淆等效氧化层厚度与实际膜厚。
64. Si 与 GaAs 的能带和输运特性有何差异？这些差异如何影响器件选型？
30 秒回答：Si 是间接带隙材料，工艺成熟、氧化物界面质量好、成本低；GaAs 是直接带隙材料，电子迁移率和饱和速度较高，适合高频和部分光电器件，但衬底、散热、接触和工艺集成更复杂。选材要结合频率、功率、光电响应、成本和可靠性。
展开逻辑：可以从能带极值位置、有效质量、迁移率、饱和速度和热导率进行比较，再联系具体器件结构。Si 并非不能用于微波，GaAs 也不是所有指标都占优，实际性能还受衬底损耗、封装、散热和工艺平台影响。
常见追问：为什么直接带隙特性有利于 GaAs 发光和光探测器件？
易错点：把直接带隙等同于迁移率一定更高，或绝对化地说 Si 不能用于高频器件。
65. 单电子 MOS 器件如何通过库仑岛和隧穿结控制电流？它与常规 MOSFET 有何不同？
30 秒回答：单电子 MOS 器件用两个隧穿结把纳米岛与源漏隔开，再由栅极调节库仑岛的电势；当增加一个电子所需的库仑能高于热能时，电子会逐个隧穿，电流表现为库仑阻塞和周期性振荡。常规 MOSFET 则用连续近似的沟道载流子控制电流。
展开逻辑：库仑能可近似写成 ，所以岛电容要足够小，或器件工作温度要足够低，才能观察离散电荷效应。单电子器件功耗低，但对背景电荷、势垒、温度和制造偏差敏感，不能把尺寸缩小后的普通 MOSFET 自动视为单电子器件。
常见追问：为什么减小库仑岛电容有助于在更高温度下观察单电子效应？
易错点：把单电子器件理解成内部只有一个电子，或忽略两个隧穿结形成的双势垒结构。
66. 为什么两个 PN 结相接还不一定构成可用 BJT？需要哪些结构条件？
30 秒回答：两个 PN 结相接只说明存在两个结，并不能保证有晶体管作用。可用 BJT 需要共享一层足够薄且掺杂受控的基区，使发射极注入的载流子能够穿过基区并被集电区收集，同时具备三个独立端子和合适的结偏置；否则它可能只是两个彼此独立的二极管。
展开逻辑：以 NPN 为例，发射结正偏、集电结反偏时，发射区注入的少子要在基区中保持较少复合，并被集电区电场收集。制造上还要控制基区宽度、注入效率、隔离、寄生电阻和端子引出，不能只看电路图上的两个 PN 结。
常见追问：为什么 BJT 的基区通常要求薄且相对轻掺杂？
易错点：认为两个二极管反向串联就天然具有电流放大作用，忽略基区输运和三个端子的独立控制。
67. MOSFET 的栅、源、漏和体端寄生电容分别来自哪里？
30 秒回答：栅端电容主要来自栅介质与沟道的电容，以及栅和源漏之间的重叠电容；源体和漏体之间的 PN 结形成结电容。实际器件还包括互连和封装寄生。栅漏电容会带来米勒效应，结电容随偏置变化，共同决定开关延迟、带宽和动态功耗。
展开逻辑：按截止、线性和饱和区分析沟道电荷在各端的分配，再区分本征栅电容、重叠电容和源漏结电容。版图尺寸、结面积、反偏和邻近金属都会改变实际值，因此高速建模不能用一个与偏置无关的固定总电容代替。
常见追问：为什么 MOSFET 进入饱和区后，栅漏电容通常会减小？
易错点：把所有寄生电容都归为栅氧电容，或忽略源漏结电容的偏置依赖。
68. 源漏串联电阻如何改变 MOSFET 的外部 I-V 特性和跨导？
30 秒回答：源漏串联电阻会使外部端电压的一部分落在接触和扩展区，使沟道实际得到的 VGS 和 VDS 变小，表现为导通电流下降、线性区电阻增大、跨导和饱和电流受到压缩。短沟道、大电流或接触电阻较高时，这种影响更明显。
展开逻辑：把外部端电压分解为串联电阻压降和沟道内部电压，可分别说明源极退化对有效栅源电压的反馈，以及漏极电阻对漏端电压的影响。可用低电流线性区、Kelvin 四端结构或不同沟道长度样品区分接触电阻和沟道电阻。
常见追问：为什么源极串联电阻对跨导的影响通常比漏极串联电阻更直接？
易错点：把串联电阻当成外接负载，或在大电流下仍直接套用没有串联压降修正的理想 I-V 方程。
69. 温度变化如何通过载流子浓度和迁移率共同影响半导体电阻率？
30 秒回答：半导体电阻率可写成 。升温会增强本征激发、提高载流子浓度，同时增强晶格振动、降低迁移率。低温可能受杂质电离限制，中温区迁移率下降可能使电阻率上升，高温本征载流子急剧增加又会使电阻率下降，所以电阻率随温度不一定单调变化。
展开逻辑：分析样品时先区分冻结区、杂质导电区和本征导电区，再比较离化杂质散射与晶格散射的温度依赖。还要考虑掺杂浓度、补偿程度和测量电流，不能只凭温度升高或降低的单一趋势下结论。
常见追问：为什么重掺杂半导体的电阻率温度曲线有时会接近金属的趋势？
易错点：只讨论迁移率而忽略载流子浓度，或把所有温区都按本征半导体处理。
70. 深能级杂质掺入硅后，能级位置和复合行为通常有什么特点？
30 秒回答：深能级杂质的能级通常位于禁带内部、远离导带底或价带顶，不像浅施主和浅受主那样容易热电离。它们可以俘获电子或空穴，成为复合中心，改变少子寿命、补偿掺杂、漏电和阈值稳定性；具体能级位置取决于杂质元素和缺陷构型。
展开逻辑：分析时先区分替位杂质、间隙杂质和复合缺陷，再判断能级距带边的深浅以及俘获截面。引入方式、浓度和退火会改变缺陷构型，因此应结合深能级瞬态谱、少子寿命或电学测试验证，不能只按元素名称推断能级。
常见追问：为什么深能级杂质会显著缩短少子寿命？
易错点：把所有掺杂都当成增加多数载流子，忽略深能级的俘获、复合和补偿作用。
回答要点
- 先从能带、费米能级和电中性条件说明载流子状态，再讨论电流或电势。
- 迁移率、扩散系数、寿命和掺杂浓度必须与温度、注入水平及尺寸条件一起说明。
- 器件题要区分理想模型与非理想效应，并指出它们对速度、功耗、增益和可靠性的影响。
常见追问
- 这个结论在高注入、低温或强电场下是否仍成立？
- 如何用能带图、C-V 曲线或 I-V 测量验证你的判断？
常见误区
- 把费米能级、真空能级和能带边缘混为一谈。
- 直接套用理想二极管或长沟道公式，却不说明边界条件。