模拟集成电路基础面试题库

使用方式

题型范围：名词解释、简答题、概念辨析和工程判断；回答优先准备 30 秒版本。

本题库只保留模拟 IC 的技术知识，不保留任何姓名、教师、学校、地点、联系方式、班级、学号、日期或个人文件名。建议按“直流工作点—小信号—频率—大信号/版图”四层组织回答。

一、CMOS 器件与工艺基础

1. MOS 管作为模拟器件时，为什么要先判断工作区？

问题意图：检查模型适用条件。

30 秒回答：截止、线性和饱和区对应不同的沟道状态与电流电压关系，跨导、输出电阻和摆幅都随工作区改变。模拟分析通常把晶体管偏置在饱和区以获得受控跨导和较高输出电阻，但输入输出摆幅或启动过程可能暂时进入其他区域，所以必须先验证全部工作点。

展开逻辑：由 $\mathrm{VGS}$、$\mathrm{VDS}$、阈值和体效应判断区域，再选择平方律、含沟道长度调制或更完整的模型。共源级增益依赖 $\mathrm{gm}·\mathrm{ro}$，若漏端电压摆动让器件退出饱和，增益和线性都会失效。

常见追问：为什么电流镜启动瞬间可能不满足饱和条件？

易错点：只看静态偏置点，不检查信号摆幅和 PVT 角落。

2. 阈值电压和体效应怎样影响模拟电路？

问题意图：检查衬底偏置与跨导变化。

30 秒回答：阈值电压决定形成反型沟道所需的栅压，体源电压变化会改变耗尽层电荷，使阈值发生体效应偏移。阈值变化会影响过驱动电压、跨导、输出摆幅、输入共模范围和电流镜精度。

展开逻辑：体效应系数由衬底掺杂、氧化层电容和表面势决定。源体不等电位时，输出级和差分对的不同晶体管可能产生不同阈值。版图中深阱、衬底接触和体端连接可减小不可控变化。

常见追问：为什么源极跟随器的输出摆幅会受体效应限制？

易错点：把体效应当成只影响数字电路的现象。

3. 小信号模型中 $\mathrm{gm}$、$\mathrm{ro}$ 和寄生电容分别起什么作用？

问题意图：检查器件参数到电路指标的映射。

30 秒回答：跨导 $\mathrm{gm}$ 表示栅源小电压变化引起的漏电流变化，决定电压到电流的转换能力；输出电阻 $\mathrm{ro}$ 描述漏源电压变化对漏电流的影响，决定增益和电流源理想程度；寄生电容决定极点、带宽和高频相位。三者必须在同一偏置点下提取。

展开逻辑：共源级中频增益常近似为 $-\mathrm{gm}·\left(\mathrm{ro}\left|\right|\mathrm{RL}\right)$，但源退化、负载电容和电容反馈会改变实际值。提高偏置电流可增大 $\mathrm{gm}$，却可能降低 $\mathrm{ro}$、增加功耗和压缩摆幅。

常见追问：为什么级联结构能提高输出电阻却牺牲电压余量？

易错点：把 $\mathrm{gm}$ 当成固定器件常数，忽略它随电流和过驱动变化。

4. 共源、共栅和源极跟随器如何选择？

问题意图：检查基本拓扑的工程判断。

30 秒回答：共源级电压增益高且反相，适合作为主要增益级；共栅级输入电阻低、带宽较好，适合电流传输和级联；源极跟随器增益接近一、输入电阻高、输出电阻低，常用于缓冲和驱动。最终选择取决于增益、带宽、摆幅、噪声和负载。

展开逻辑：共源级存在明显的电容反馈放大效应，源极跟随器的体效应和输出摆幅要重点检查，共栅级则要确认输入端电压范围和偏置。多级放大器常把不同拓扑组合以分配增益和驱动任务。

常见追问：为什么共栅级能减小输入端的电容反馈影响？

易错点：只按“输入接在哪里”记拓扑，不说明端口阻抗和公共端交流特性。

5. 源极退化如何改善线性度和稳定性？

问题意图：检查局部反馈的理解。

30 秒回答：源极串联电阻或等效阻抗会形成局部负反馈，使电流变化引起源电压变化，抵消部分输入变化。这样可降低有效跨导、减小器件参数和非线性敏感度、提高输入线性范围，但会牺牲增益并引入噪声和压降。

展开逻辑：退化阻抗可在不同频率呈现不同反馈强度，电感退化还可用于噪声和输入匹配。设计时要比较线性度、增益、噪声、带宽与直流压降，不能把“负反馈”简单等同为所有指标变好。

常见追问：为什么源极退化有时能同时改善输入匹配？

易错点：忽略退化元件自身的热噪声和寄生。

二、差分放大器

6. 差分对为什么能抑制共模干扰？

问题意图：检查对称性和尾电流源作用。

30 秒回答：理想对称差分对只响应两个输入之差，共同变化的输入会同时改变两支路电压，但总尾电流近似恒定，因此输出差分量不变。实际共模抑制取决于器件匹配、尾电流源输出电阻、负载对称和共模范围。

展开逻辑：差模激励使两支路电流一增一减，共模激励则依赖尾节点阻抗和晶体管有限输出电阻。提高尾电流源输出电阻、改善版图对称和使用共模反馈都可提升性能，但会牺牲摆幅或增加复杂度。

常见追问：为什么尾电流源不理想会降低共模抑制比？

易错点：把共模抑制说成完全消除所有共模信号。

7. 差分对的输入共模范围如何确定？

问题意图：检查堆叠器件的电压余量。

30 秒回答：共模范围由输入晶体管保持正常工作区、尾电流源有足够压降、负载或有源负载保持饱和等条件共同决定。低端和高端边界分别对应不同的器件先退出饱和，必须把所有端电压不等式同时列出。

展开逻辑：NMOS 输入对通常受尾管和输入管的下限约束，PMOS 输入对则镜像到上限；级联负载会进一步压缩范围。设计中可用折叠结构、轨到轨输入或降低过驱动来扩展范围，但会影响噪声、匹配和功耗。

常见追问：为什么输入共模范围和输出摆幅不能独立设计？

易错点：只看输入管阈值，不检查尾管、负载和输出节点的饱和条件。

8. 单端输出和全差分输出各有什么优缺点？

问题意图：检查信号接口与共模控制。

30 秒回答：单端输出接口简单、功耗和面积较低，但对电源噪声和偶次失真更敏感；全差分输出能抑制共模干扰、提高摆幅利用率和线性度，却需要共模反馈、匹配负载和额外功耗。选择要结合后级接口和系统噪声环境。

展开逻辑：全差分结构的共模反馈必须稳定，并不能取代差模环路补偿。差分输出的负载、输出摆幅和共模电压要分开定义。版图中对称、公共中心和等长布线通常是关键。

常见追问：共模反馈环路为什么不能只按差模环路的稳定性设计？

易错点：认为差分电路天然不需要共模电压控制。

三、电流镜与偏置

10. 级联电流镜和宽摆幅级联镜如何取舍？

问题意图：检查输出电阻和电压余量的冲突。

30 秒回答：级联镜用额外晶体管抑制输出管的漏源电压变化，输出电阻和电流源理想度更高；代价是堆叠电压增加、输出摆幅降低。宽摆幅级联通过偏置安排减少所需压降，但需要更多偏置节点和更严格的工作区验证。

展开逻辑：高增益模拟级通常需要高输出电阻，低电源电压则更关心摆幅。设计时要列出每个堆叠管的饱和条件和最小输出电压，再比较增益、噪声、速度和启动复杂度。

常见追问：怎样用低电压结构保留较高输出电阻？

易错点：只说“堆叠越多越好”，不检查压头和输入输出范围。

11. 偏置电路为什么需要启动支路？

问题意图：检查自偏置电路的多稳态问题。

30 秒回答：许多自偏置电路存在“全零电流”也是满足方程的稳定或准稳定状态，启动支路在上电时注入少量电流，把电路推向目标工作点；正常建立偏置后它应自动退出，避免额外静态功耗或扰动。

展开逻辑：启动支路必须覆盖电源爬升、温度、工艺和泄漏变化，且不能与主环路形成新的不稳定点。仿真要检查上电、掉电、重复启动和极端初始条件。

常见追问：为什么启动支路不能简单地永久并联？

易错点：只验证典型上电瞬态，不验证零电流陷阱和角落。

12. 偏置参考的温度稳定性怎样评估？

问题意图：检查温度系数和误差预算。

30 秒回答：先明确参考量随温度的正温度系数和负温度系数来源，再通过加权叠加或反馈抵消一阶温漂。评估时要同时考虑器件失配、供电变化、有限输出阻抗、自热和启动范围，最终用全温度 PVT 仿真或测量提取最大偏差。

展开逻辑：双极结压降、MOS 阈值和电阻温度系数可提供不同方向的温度特性。低电压设计常用电流模式或亚阈值偏置，但噪声、泄漏和工艺散布更敏感。温漂优化不能只看室温斜率，还要看二阶曲率。

常见追问：如果温度系数已很小，为什么输出仍可能随电源变化？

易错点：把温度补偿和电源抑制当作同一个指标。

四、单级放大器与运放基础

13. 共源放大器的增益、输出电阻和摆幅怎样同时分析？

问题意图：检查从偏置到指标的完整推理。

30 秒回答：先由直流偏置确认输入管和负载管处于饱和区，再用小信号模型求 $\mathrm{gm}$ 与等效 $\mathrm{ro}$，增益近似为跨导乘以输出电阻；随后检查输出节点向上、向下摆动时各管是否仍饱和。增益、摆幅和功耗通常不能同时最大化。

展开逻辑：有源负载可提高输出电阻和增益，但引入额外节点、失配和寄生。提高电流增大 $\mathrm{gm}$ 却会增加功耗；增加沟道长度提高 $\mathrm{ro}$ 却会降低速度和面积效率。输出负载要包含后级输入电容和互连寄生。

常见追问：为什么电流源负载常比电阻负载获得更高增益？

易错点：用理想电流源替代有源负载而不说明其有限输出电阻。

15. 运算放大器的“虚短”和“虚断”在什么条件下成立？

问题意图：检查理想模型边界。

30 秒回答：在线性闭环、负反馈有效、输出未饱和且开环增益足够大时，两输入端电压差很小，称为虚短；输入电流很小则称为虚断。它们是近似关系，不是物理短路和开路，频率过高、输出限幅或共模超范围时会失效。

展开逻辑：先验证反馈极性和闭环工作区，再用有限开环增益、输入偏置电流、输入失调和有限带宽修正结论。反相端电位接近参考点不代表节点能承受任意电流或任意共模电压。

常见追问：为什么虚短不能用于比较器工作状态？

易错点：在开环或正反馈电路中直接套用虚短、虚断。

17. 压摆率和建立时间分别受什么限制？

问题意图：区分大信号和小信号动态。

30 秒回答：压摆率由内部最大充放电电流与补偿电容决定，反映大步进输入下输出电压的最大变化速度；建立时间还包括进入线性小信号区后的指数收敛和最终误差，因此同时受带宽、相位裕度、负载、失调和非线性影响。

展开逻辑：提高偏置电流或减小补偿电容可提高压摆率，但可能牺牲稳定性和功耗。建立指标要明确目标精度、输出阶跃、负载和过驱动。测量时应区分正负方向、上升下降不对称和输出饱和恢复。

常见追问：为什么压摆率满足但建立时间仍可能不满足？

易错点：把压摆率当作所有大信号速度指标，或只给一个无条件的时间常数。

18. 输入失调和器件失配如何影响差分放大器？

问题意图：检查统计误差与版图意识。

30 秒回答：输入失调是使输出回到指定平衡状态所需的等效输入差分电压，主要来自阈值、跨导、负载和电流镜失配，以及系统不对称。它会造成直流误差、共模转差模和偶次失真。合理尺寸、共心布局、交叉匹配、校准或斩波可减小影响。

展开逻辑：失配误差通常随器件面积增大而下降，但面积、寄生和功耗会上升。低频噪声和随机失配要分开建模，系统误差还包括梯度、应力和温度分布。版图后提取和蒙特卡洛验证不可省略。

常见追问：为什么增加器件面积不能消除所有失调？

易错点：把失调只归因于随机阈值误差，忽略系统性版图误差。

19. 共模反馈在全差分运放中解决什么问题？

问题意图：检查差模与共模环路分离。

30 秒回答：差分反馈只决定输出差分电压，不能自行固定两输出的平均电压。共模反馈检测输出共模电平，并调节尾电流或负载偏置，使输出保持在目标共模范围内。设计时要保证共模环路稳定，且不明显削弱差模增益和摆幅。

展开逻辑：共模检测可采用电阻、晶体管或电容采样，反馈节点通常是高阻点，容易引入额外极点。输出共模范围、共模噪声、负载不匹配和启动状态都要纳入验证。

常见追问：共模反馈过强或过弱分别会出现什么现象？

易错点：把共模反馈当成第二个差分放大器，忽略其独立的动态约束。

20. 怎样从规格出发设计并验证一个模拟前端？

问题意图：检查综合工程能力。

30 秒回答：先定义增益、带宽、噪声、线性度、输入输出范围、功耗和负载，再分配到器件尺寸、偏置电流、级联拓扑和补偿网络。完成直流、交流、噪声、失真、瞬态、PVT 和失配仿真后，再做寄生提取和版图后验证，确保所有指标在最差条件下仍满足。

展开逻辑：先用手算确定工作区和数量级，再用模型验证；优化时记录每次改动对增益、摆幅、功耗、稳定性和面积的影响。若指标冲突，要回到系统层调整架构，而非只在单个晶体管上加尺寸。

常见追问：如何判断问题来自电路拓扑还是偏置点？

易错点：只展示典型角、单一负载和小信号结果，不验证大信号和版图寄生。

24. 共栅级为什么适合宽带和电流缓冲？

问题意图：考查拓扑与频率特性。

30 秒回答：共栅级输入在源端，栅端交流接地，输入端米勒效应较小，适合宽带和级联；输入电阻约为 $\frac{1}{\mathrm{gm}}$，可用于电流缓冲和阻抗变换。

展开逻辑：实际要考虑源端摆幅、噪声、输入匹配、输出合规范围和偏置稳定性。

常见追问：共栅级的输入匹配为什么常用于射频前端？

易错点：把共栅和共源的输入端、输出端关系弄反。

33. CMRR 与 PSRR 分别衡量什么？

问题意图：检查运放抗干扰指标。

30 秒回答：CMRR 衡量差分增益相对于共模增益的大小，PSRR 衡量电源扰动耦合到输出或输入等效误差的程度。二者都随频率、偏置和输出负载变化。

展开逻辑：高 CMRR 需要匹配和高尾源阻抗，高 PSRR 还依赖偏置隔离、级联和电源去耦。

常见追问：为什么低频 PSRR 好不代表高频 PSRR 也好？

易错点：把 CMRR、PSRR 和电源电压范围混为一谈。

34. 反馈如何影响增益、带宽和失真？

问题意图：考查负反馈基本规律。

30 秒回答：负反馈降低闭环增益对器件参数的敏感度，通常拓宽带宽、降低非线性失真、降低输出电阻或提高输入电阻，但会引入稳定性和噪声带宽问题。

展开逻辑：先判断电压/电流采样和串联/并联混合，再用环路增益解释具体指标变化。

常见追问：反馈为什么可能让噪声变大？

易错点：认为负反馈无条件提高所有指标。

37. 版图匹配常用哪些方法？

问题意图：考查模拟版图实践。

30 秒回答：共心、交叉指、虚设器件、同方向、相同环境和对称布线可降低梯度、边缘、应力和寄生不匹配。匹配还要保持相同体端和热环境。

展开逻辑：电阻、电容和晶体管的匹配方法不同，应结合关键误差预算决定面积。

常见追问：为什么虚设器件要放在阵列边缘？

易错点：只做图形对称，不做提取后验证。

38. 蒙特卡洛仿真能回答什么问题？

问题意图：检查统计验证能力。

30 秒回答：蒙特卡洛通过随机抽样模型参数评估失配和工艺波动造成的指标分布，可估计良率、均值、方差和尾部风险。它不能替代 PVT、版图规则或功能验证。

展开逻辑：样本数、随机种子、相关性和测量脚本会影响结论，应报告置信度和最坏样本。

常见追问：系统失配和随机失配怎样分别建模？

易错点：只报一次仿真的最大值。

39. 噪声积分时为什么必须说明带宽？

问题意图：检查噪声定义。

30 秒回答：噪声谱密度是每赫兹的量，积分带宽决定总均方根噪声。器件热噪声、闪烁噪声和折叠噪声的频谱不同，因此同一个电路在不同带宽下有不同噪声结果。

展开逻辑：要区分输入等效、输出噪声和噪声增益，并处理极点对积分上限的影响。

常见追问：为什么降低带宽可以降低积分噪声但变慢？

易错点：把谱密度数值直接称为总噪声。

40. 线性度和失真如何测量？

问题意图：考查大信号指标。

30 秒回答：可用单音测试提取谐波、THD、SFDR 或 IIP3，也可用静态扫描得到 INL/DNL。测试要规定输入幅度、频率、负载、窗口和是否去除直流分量。

展开逻辑：不同电路应选择适合的指标，不能用小信号增益替代线性度。

常见追问：为什么增大偏置电流可能改善线性度但增加功耗？

易错点：只给一个失真百分比，不说明测试条件。

43. 电流基准的温度系数怎样降低？

问题意图：检查偏置稳定性。

30 秒回答：可把正温度系数和负温度系数项按比例相加，使一阶温度变化抵消；还要考虑曲率、运放失调、电阻温漂和启动误差。基准输出需在全温度和电源范围验证。

展开逻辑：一阶补偿后仍可能有二阶曲率，应通过修调或非线性补偿改善。

常见追问：为什么电阻温漂会直接传到基准电压？

易错点：只谈温度系数，不谈噪声和电源抑制。

44. 米勒补偿的零点怎样处理？

问题意图：检查两级运放稳定性。

30 秒回答：补偿电容会引入零点，零点位置和符号取决于串联通路及消零电阻。右半平面零点会增加相位滞后，可能降低稳定性；串联电阻或前馈结构可把它移到左半平面或抵消。

展开逻辑：应结合极点分裂、单位增益频率、负载和相位裕度共同优化。

常见追问：为什么补偿电容增大可能降低压摆率？

易错点：只说“米勒电容增加稳定性”，不讨论零点和带宽代价。

45. 为什么版图后仿真常出现带宽下降？

问题意图：检查寄生诊断。

30 秒回答：版图引入的结电容、栅漏耦合、金属电容和电阻会新增或移动极点，使节点时间常数增大；不对称寄生还会降低 CMRR、PSRR 和稳定性。

展开逻辑：比较前后仿真的极点、负载、偏置和提取规则，定位主导寄生后再改版图或拓扑。

常见追问：加宽金属为什么有时仍不能恢复带宽？

易错点：只看总电容，不定位具体高阻节点。

46. 怎样判断一个模拟级是噪声瓶颈？

问题意图：考查噪声预算。

30 秒回答：把各级输出噪声折算到输入端并按频率积分，比较其对总噪声的贡献；同时检查噪声增益、带宽、偏置电流和源阻抗。贡献最大的级才是优先优化对象。

展开逻辑：增大器件面积可降闪烁噪声，增大电流可改善热噪声和速度，但都会改变电容和功耗。

常见追问：为什么后级噪声经常被前级增益压低？

易错点：只比较输出噪声幅度，不做输入折算。

47. 低电源电压下模拟电路最先遇到什么限制？

问题意图：考查电压余量设计。

30 秒回答：堆叠晶体管需要的阈值和过驱动余量占据更大比例，输入共模范围、输出摆幅和级联增益先受限。低压方案需减少堆叠、使用低阈值或动态偏置。

展开逻辑：任何拓扑修改都要重新检查噪声、线性度、漏电和可靠性。

常见追问：为什么轨到轨输入不等于轨到轨输出？

易错点：只从供电数值判断可实现性。

48. 电源抑制与共模抑制如何通过版图改善？

问题意图：检查电路与版图协同。

30 秒回答：匹配关键器件、隔离数字噪声、采用独立电源/地、对称布线、增加去耦和屏蔽可降低电源与共模干扰耦合。寄生提取后仍需验证不同频率下的指标。

展开逻辑：版图方法不能替代拓扑本身的高输出阻抗和尾电流源抑制能力。

常见追问：为什么数字地回流路径会影响模拟 PSRR？

易错点：只加 guard ring，不分析噪声回路。

57. MOS 管在线性区作为可变电阻时有哪些限制？

问题意图：检查器件工作区、信号摆幅与线性度。 30 秒回答：当 $V_{\mathrm{DS}}<V_{\mathrm{GS}}-V_{\mathrm{TH}}$ 时 MOS 管处于三极区，可近似看成由栅压控制的电阻；但其电阻随 $V_{\mathrm{DS}}$ 和信号摆幅变化，存在非线性、体效应和寄生电容。适合开关、可编程增益和模拟开关，但宽摆幅线性度有限。 展开逻辑：分析导通电阻、端口电压范围和栅源驱动，必要时使用传输门、源退化或反馈线性化；还要检查关断漏电和时钟馈通。 常见追问：为什么传输门能比单 NMOS 传输更完整的电压范围？ 易错点：把三极区 MOS 当作恒定电阻，忽略 $V_{\mathrm{DS}}$ 和体效应。

60. 带隙基准为什么能产生近似温度无关的电压？

问题意图：考察 PTAT 与 CTAT 温度特性的抵消。 30 秒回答：双极型结的 $V_{\mathrm{BE}}$ 随温度升高而下降，属于 CTAT；两个不同电流密度下的 $\Delta V_{\mathrm{BE}}$ 与绝对温度成正比，属于 PTAT。按合适比例相加可在目标温度附近抵消一阶温度系数，得到约 1.2 V 的传统带隙基准，但仍受曲率、失配、电源和启动影响。 展开逻辑：说明电阻比和面积比决定 PTAT 权重，低电压带隙需采用亚带隙结构或运放放大；验证时覆盖温度、工艺、失配、噪声和启动时间。 常见追问：为什么带隙基准在高温下仍可能有二阶曲率误差？ 易错点：把 $V_{\mathrm{BE}}$ 和 $\Delta V_{\mathrm{BE}}$ 的温度系数方向说反，或认为带隙电压在所有温度和电源下恒定。

61. 如何确认仿真实际使用的是哪个工艺角模型？

问题意图：检查仿真配置是否可追溯、可复现。

30 秒回答：不能只看 ADE 界面上的角落名称，应同时核对 model library 或 corner section、网表中的模型包含语句、仿真日志、脚本配置、供电与温度设置，以及 PDK 对应的模型文件。必要时还要从器件工作点反查阈值、电流和迁移率，确认 NMOS、PMOS 与无源器件确实使用了预期角落。

展开逻辑：常见错误包括名称选对但 section 未加载、NMOS/PMOS 角落混用、温度或电源未随角落切换，以及不同仿真环境调用了不同 PDK 版本。只有把配置、网表和日志一起保存，结果才可复现。

常见追问：为什么同一个 TT 名称在不同 PDK 或不同器件模型中不能直接比较？

易错点：把 TT、SS、FF 当成跨工艺统一的物理常数，或只截图界面而不检查最终网表。

62. 带隙基准如何进行二阶或高阶温度补偿？

问题意图：区分一阶 PTAT/CTAT 抵消与曲率补偿。

30 秒回答：一阶带隙只把 $V_{\mathrm{BE}}$ 的负温度系数与 $\Delta V_{\mathrm{BE}}$ 的正温度系数按比例相加，仍会留下 $V_{\mathrm{BE}}$ 的曲率、电阻温漂和器件失配。二阶或高阶补偿会引入与温度相关的非线性电流或分段权重，配合曲率补偿、修调或数字校准，让残余温漂在目标温区内进一步降低。

展开逻辑：方案选择要同时评估额外电路的噪声、面积、启动、PSRR、失调和校准成本。验证时应扫完整温度、工艺和失配分布，报告峰峰值温漂和绝对精度，而不是只给某个温度点的斜率。

常见追问：为什么一阶温度系数接近零，参考电压仍可能不满足绝对精度？

易错点：把“温漂小”当成“精度高”，或认为增加 PTAT 电流就能自动消除所有曲率。

复习收口

模拟 IC 题目可用“偏置—模型—指标—边界”四步法：先列直流电流电压，确认工作区；再提取 $\mathrm{gm}$、$\mathrm{ro}$ 和电容；随后计算增益、噪声、带宽和摆幅；最后补充 PVT、失配、版图和稳定性。